ASML、次世代�]浸リソHolistic Lithography の��貌を��らかに
世�cトップのリソグラフィメーカーであるオランダのASMLがいよいよ狭まってくるプロセスウィンドウを最適化し、歩�里泙蠅魍諒櫃任�る統合的なリソグラフィ�\術（Holistic Lithographyと�}ぶ）についてSEMICON Westで発表していたが、このほど日本の9メディアにも�o開した。これは45nm、38nm、32nm、22nmと微細化が進むにつれ狭くなるプロセスウィンドウに�棺茲景��里泙蠅魍諒櫃垢襪燭瓩料躪腑螢愁哀薀侫６\術である。
この統合的リソグラフィ�\術は、実際のリソグラフィ����(スキャナー)のプロセスウィンドウを改��する。基本的に3つの考えに基づいてプロセスウィンドウを最適化する。�kつがスキャナーのチューニングで最適なスキャナー条�P (LithoTuner、FlexRay) を設定する。二つ�`はパターン検証 (Tachyon LMC) で、本番�iのテスト露光の�v数を��らす。��つ�`はパターンの最適化（Tachyon OPC+、Tachyon SMO）で、プロセスウィンドウを広げる。
これら3つの考えを統合したリソ����を実現するわけだが、ASMLが�A収したブライオン社の光源シミュレータであるTachyon SMO（光源のマスク最適化）を��いて、光の条�Pと光源形�Xを���Qする。これによると、例えばDRAMのコンタクトをスキャナーXT:1900iでパターニングする例では、�款療�な4カ所の光源（4�_極）の場合、シミュレーションしなければ��点深度が72nmしか�uられないが、Tachyon SMOで最適化すると104nmまで深まった。光源形�Xを�款療�な6カ所(6�_極)にしてTachyon SMOで最適化すると120nmになり、さらに光源の形�Xを�O�y(t┓ng)に変えられるような場合だと130nmまで深くなることがわかった。
そこで、光源形�Xを�O�y(t┓ng)に変えられるようなFlexRayとASMLが�}ぶ�O�y(t┓ng)照���\術を開発した。この�\術を使えば、これまでは照��光源とDOE（�v折光学素子）を使って4�_極光源などを作ってきたが、これをプログラム可�Δ�MEMSマイクロアレイに��き換えた。FlexRayは、ちょうど�櫂謄�サスインスツルメンツ社のDLPプロジェクタに使われたマイクロミラーと�瑤燭茲Δ淵泪肇螢�ス�XにMEMSミラーを�H数並べたようなもので、個々のミラーはXとY��(sh┫)向に動くため、光を�O�y(t┓ng)にどの��(sh┫)向にも反�oさせることができ、どのようなSMOの形にでも変えられる。
パターンそのものの形�XについてもやはりブライオンのリソシミュレータLithoTunerを��いて、歩�里泙蠅鰺遒箸靴修Δ淵僖拭璽鵑鮓―个掘��T��する。スキャナーを調�Dしてパターンを�T��できるものは次の4つ；ホットスポットとレンズの�a度�峺�、スキャナー間のバラつき、CD（critical dimension）のバラつき、である。例えば、LithoTuner DSO (Design Specific Optimization)を使うと、�L陥になりそうなパターンの個所(ホットスポット)を同定し、�Dり除くことができる。例えば、パターン同士がくっついてしまいそうな場所を��定し、あらかじめパターン間を広げておくといった�官�をする。�T果的にTATが�]くなる。
リソシミュレータである��度�T��したとしても、実際に���]する�iに最後に検証するためTachyon LMCを使って作り直しを�cけ、���]を��らせないようにする。作り直しがあると、マスク1��当たり14日の��れが発�擇垢襪箸靴討い襦�Tachyon LMCは、焼き��けるときの�L陥を予�Rするというシミュレータであり、レチクルを���]する�iの歩�里泙蠅量筱�を把�曚垢襦�
Tachyonのプラットフォームがシミュレーションに��要な���Qは、インテルやAMDのプロセッサに依�Tする。10個のクワッドコアCPUを使っているが、10μm角の���Qに2〜3時間かかるとしている。チップ����のフルベリフィケーションはチップによって2〜3時間から2〜3日かかるという。クリティカルなパターンがどれだけあるかによって���Q時間は違うとしている。
最後に、スキャナーの�W定性を�屬欧�BaseLinerは、TWINSCANのオーバーレイと��点の�W定性を維�eする。これまでは����を毎日使っていて、キャリブレーションを頻繁にしてきた。しかし、その間����の�n働は�Vまりアベイラビリティが下がった。すなわち1日の�攵掚が落ちた。
今�vのBaseLinerは、��要以�屬縫�ャリブレーションしない。キャリブレーションに時間がかかるためだ。より厳しいコントロールをすることで、1日当たりに�攵�できるウェーハ数を�\やすことができる。�R定はモニターウェーハを使って����の外で行い、その�T果を����にフィードバックして調�Dする。BaseLinerはチャックとチャックとの間の��点のばらつきを管理しすぐに�T��することで、��点のばらつきを��らすことができる。
ASMLは統合的リソグラフィツールをEclipseというリソグラフィパッケージでも提供する。EclipseをR&Dに導入すると、最適なプロセスウィンドウでの設��ルールの確認ができ、量�奟果を�Dり込める。開発期間を3〜6ヵ月�]縮できる可��性があるとしている。
