図1　SI/PIや3D電磁解析ソルバ、DRCを統合したHyperLynx　出�Z：Mentor Graphics

HyperLynxには、シグナルインテグリテ��（SI）とパワーインテグリティ（PI）、3次元電磁�c（EM）ソルバといったシミュレータと、高�]デザインルールチェック（DRC）などのソフトウエアが入っている。インテグリティとは、入���S形に�瓦靴�、出���S形が崩れずに伝送されることが理�[的であるが、その理�[にどれだけ�Zづいているのかを分析する�\術である。パルス信��(gu┤)をきれいな�S形で送信した後、伝送線路を伝わるうちに崩れてしまうことがよくある。崩れすぎると１と0の�S形を判別できなくなる(図2)。何Gbpsまで伝送できるか、という�T味は、伝送した後に１と0を判別できる最�j(lu┛)のデータレートを指している。

図2　1と0を判別するアイパターン (eye pattern) は高�]化すればするほど、�`(eye)がつぶれてきて判別できなくなる　出�Z：Mentor Graphics

シグナルインテグリテ��（Signal integrity）は、�v路の信��(gu┤)がきちんとしたパルス�S形で忠実に伝達されているかをチェックする�\術で、直�lすると信��(gu┤)忠実度だが、信��(gu┤)����と�lされている。配線を伝わる信��(gu┤)は、浮�^容量や浮�^インダクタンスの影�xを�pけ、最初に入��したパルス�S形は四角形から��ず崩れる。それでも崩れる��度が少なければ、配線の終端�笋妊僖襯垢箸靴毒Ъ韻任�る。

パワーインテグリティは、電源ラインの崩れを表す言��であり、電源ラインが例えば5Vならどのようなことがあっても5Vから崩れていないかをチェックする。電源����と�lされている。通常は、電源ラインのどこかで�j(lu┛)電流が引き出されると電圧が5Vから�k時的に下がるようになる。家の流し��で水�O水を使っている時に、トイレなど�j(lu┛)量の水を�k気に使えば、水が細くなる現��(j┫)と同じことだ。パワーインテグリティはきちんと5Vが確保されている�X況を表す尺度である。

3D電磁�c解析は電磁�S、すなわち電�Sとしての性��を調べるための�}段であり、単なる配線が直流とは��く異なる�X��になることを�瑤襪海箸�できる。ノイズは電磁�Sであり、飛んで来たり発�擇靴燭蠅靴討い誡X��を�瑤譴�、防ぐ・抑えることができるようになる。電子�v路ではプリント基��であろうとシリコン半導��チップであろうと同じように、高�]・高周�S動作や�j(lu┛)電流動作では、SIやPI、3D電磁�c解析が��要になる。

高�]ルールチェックDRCは、�屬里茲Δ淵轡潺絅譟璽轡腑鵑箸楼磴�、�v路パターンや配線などの設��データがデザインルールに違反していないかどうかをチェックするためのツール。�v路が��雑になればもはや人の眼で違反をチェックするのが�j(lu┛)変なほど膨�j(lu┛)になってくるため、コンピュータを使ってルール違反を調べる。

こういったチェック機�Δ�、これまで個別にあり、しかもそれぞれのGUIを�eっていたため、使いづらく�T果としてチェック時間がかかっていた。加えて、プリント�v路は�Hピン化が進み設��は��雑になってきた。例えば、ジェット戦�h機パイロットのヘルメット内にはフレキシブル基���屬�2300点以�屬�����が載り、1万2000個ものビアが開いている。電源電圧も30以�屬療展札譟璽襪�形成されている。こういった基���v路を試作する�iに、シミュレーションを使ってSIやPI、ノイズの影�xなどをチェックし、�科�な余裕で動作しているかどうかを確認しておく��要が高まっている。作ってから�T��だと時間がかかり、さらに動作余裕に関しても調べにくい��試作�iにシミュレーションで確認しておけば1�vで��常に動作する可��性は高まる。

��にPCI Expressのような高�]シリアルインタフェースだと配線路の終端でパルス�S形が判別できないこともある(図2)。確認は��須だ。また、メモリでもDDR3からDDR4、さらにその先にはHMC（Hybrid Memory Cube）やHBM（High Bandwidth Memory）のような3次元スタックメモリでの動作確認が��要になる。

演�Q�ξ�の高いプロセッサやFPGAなどでは微細化による低電圧化でビアが�\加するため、その�霾�でのリターンパスによる影�x、ボンディングワイヤ接��によるインダクタンスの�\加によるSI/PIのチェックは�Lかせなくなる。このために、SI/PIのシミュレーションモデルを構築することは時間がかかり、�\術的にも�Mしい。さらに3D実�△離轡潺絅譟璽轡腑鵑���要になる。専門的なエキスパートを数�Hく�Qえなければ問��を解��できなくなる。

図3　LSIからの信��(gu┤)が終端に伝わる様子を完��シミュレートできる　出�Z：Mentor Graphics

HyperLynxは、高�@度のシミュレーションを高�]に実行できる�屬�、統�kしたGUIを使って使いやすいというメリットがある。例えば、図3のような配線では半導��チップのパッドの入り口での1、0伝送�S形(アイパターン)や、��中での���C形�X、�H層ビアの3次元形�X、キャパシタを設けた場所での�S形の確認、最終端でのアイパターン、といった�k連の動作や形�Xを�瑤襪海箸�できる。形�Xはジオメトリエンジンを搭載しているから表せる。「長い配線のIRドロップや、PIのシミュレーションは��来の10~15倍�]かったとある顧客から言われた」とMentor Graphics社System Design Division、Business Development ManagerのDavid Wiens��は語る。

しかも�@度は高い。�R定�_を使った実�R値とシミュレーション値の相関は高く、ほとんど�k致している��図4はXilinxのFPGAを使って高�]伝送した時の�R定値とHyperLynxシミュレータとの比較である。

図4　実�Rとシミュレーションはよく�k致している　出�Z：Mentor Graphics

こういった高�@度で高�]化を実現できたのは、設��データと�l富なシミュレーションツールを���Tし、それらを�O動的に判別するからである。DRCで配線のルールをチェックし、�Q�|�v路シミュレータを�eっている。SPICEやIBISに加え、3次元的な形�Xを作り・解析するための�~限要素法（FEM）や電磁�cのsパラメータモデルもある。加えて、ビアの影�xやマイクロストリップラインの解析に��要な3Dの電磁�c解析ツールでは、実は2.5D解析、すなわちquasi-static（����的）なソルバを使って形�Xを単純化することで高�]化を図っている。純粋に3次元解析だと�@度は高いが���Q時間がかかりすぎる。ここでは�@度が��要な場所は3Dで、�@度をそれほど��要としない場所は2次元で解析する。

HyperLynxの賢い所だが、伝送路に�pって信��(gu┤)の流れを解析していく場合、�∨，箏喪Xパターンを見て、どのシミュレーションモデルを使うべきかを�O動的に判��するとしている。PCB設��データはMentorだけではなく、図研やCadence Allegroの設��データもインポートできるという。