図1　28nmから始まった3�|類のICは20nmでは��2世代に入る　出�Z：Xilinx

ザイリンクスは45nm/40nm時代あたりからTSMCとサムスンをファウンドリとして使っていたが、28nmからはTSMCに集中している。28nmではTSMCのHPLプロセスを使っていたため、�攵�に�Ь磴鬚�たさなかった。しかし28nmのLPプロセスの�攵�が立ち�屬�らなくて、クアルコムやnVidiaなどのアプリケーションプロセッサを思うように出荷できなかったという�Zい経�xがあった。20nmへは28nmHPLが成功を収めたためにそのままスムーズに�々圓任�ると見ている。

また、ザイリンクスは28nmから始まった新しいFPGAの形��を3�|類�eつ(図1)。�kつは、3D-IC（シリコンインターポーザを介して2.5Dとも�}ぶ）だ。二つ�`は、ARMのデュアルコアとAMBAバスを使い、FPGA�v路でカスタマイズするSoCである。��つ�`はトランシーバ��などの��来のFPGA。これらは��て28nmを��1世代として20nmの��2世代へと�々圓垢襦�

3D-ICは、メモリを並�`動作させて高�]のバッファリングを行う高性�Δ魯機璽弌爾�100G/400Gbpsの��(chu┐ng)線基地局スイッチなど、SoCはビジョンシステムや画�飢鮴魯轡好謄爐覆疋蓮璽疋Ε┘△肇愁侫肇Ε┘△離廛蹈哀薀潺鵐阿鮃圓γ���を狙う。またFPGAは、LTEなどのワイヤレス通信基地局に向くと見ている（図2）。

図2　20nmチップの主な����　出�Z：Xilinx

3D-ICは、現在�W定して出荷しているという。平�C�屬世�チップ間をシリコンのインターポーザを通してつなぐため、����が小さく、1世代先の�j容量が�uられるとする。これまでは同じチップを並�`に接��することが�Hかったが、これからは違う�|類のヘテロチップをシリコンインターポーザ�屬坊狙�していく。基地局のネットワークのスピードを��来の10Gbpsから40Gbpsへと進化し、今は100Gbpsシステムを開発中だという。

今のところ、完��な3次元ICという�lではないが、コストと性�Δ療世任脇鵑弔離船奪廚鯆_ねずにシリコンインターポーザの�屬暴言僂垢��気��~�Wである。コスト�Cやテストのしやすさなどの点で、当分この2.5次元のLSIを進化させていく。

SoCでは組み込みシステム狙いのZynqシリーズ����がある。これはグルーロジックとCPUやメモリ、FPGAなどを1チップに集積しておき、ハードウエアのプログラムをFPGAで行う。ただし、入出��の幅がボトルネックになる可��性があり、この�霾�はFPGAが担当する。CPU関係をソフトウエア、FPGAをハードウエアでそれぞれプログラミングできるため、フレキシブルなチップに向く。

基地局����に使われる高�]のインターフェースはもはやASSPなどハードウエアだけでは実現できないと見る。プロセスの微細化進�tが�]くなると共に設��に時間がかかり�圓�るからだ。しかもLTEは�Q国�Q地域で仕様が異なり、プログラムで仕様を変える�気��]い。またLTEは次のLTE-Aへ�々圓垢訃豺腓任皀廛蹈哀薀爐妊▲奪廛哀譟璽匹垢��気��]くて�~単だ。