図1　MIPSが新しいAptivブランドを確立、����ポートフォリオを充実
出�Z：MIPS Technologies

MIPSはこれまでARMに押されながらもセットトップボックス向けSoCのプロセッサコアとして地位を築いてきた。ARMは携帯電�B向けの32ビットコア、MIPSは高性�Δ鮗膣磴箸靴�64ビットコア、という区分けが�O��にできていた。ARMはARM7からARM9、ARM11、Cortex Aシリーズ、Cortex MシリーズCortex Rシリーズへと広げてきたのに�瓦靴董�MIPSも今�v、ハイエンドのproAptivファミリ、ミッドレンジのinterAptivシリーズ、ローエンドのmicroAptivと�����@を�Dえてきた。

proAptivファミリは、プロアプティブと発音し、問��を先�Dりして行動するという�T味のProactive（プロアクティブ）を連�[させる。ベンチマークテストでは、EEMBC（エンバシーと発音）が定めたベンチマークでは4.4 CoreMark/MHzとなり、業�cトップの性�Δ世箸い�。Dhrystoneベンチマークでは3.5 DMIPS/MHzで、ARMのハイエンドコアCortex-A15と同じ��度だとしている。コア数は1〜6個�官�できる。スーパースケーラ、Out of orderなどのアーキテクチャを内��、拡張仮�[アドレッシング（EVA）、高�]浮動小数点ユニット（FPU）機�Δ鯑��鼎靴討い襦�L2キャッシュ内�鼎靴討い襦�

ちなみに、EEMBCは、Dhrystoneベンチマークよりも幅広いアプリケーションに渡って性�Δ��h価するシステムであり、プロセッサコアの性�Δ��h価するのに適しているといわれている。Dhrystoneでは約300命令で�h価しているのに�瓦靴�、EEMBCは70万命令での機�Δ��h価する。��来のDhrystoneは300命令に合わせてチューニングすることができるため、実際のプロセッサの�h価とは異なるといわれていた。EEMBCは70万命令もあるためチューニングはできない。さまざまなアプリケーションを走らせてそれらの平均値を採るベンチマークである。

interAptivファミリはインタラプティブと発音し、機械と���Bしながら作業していくという�T味のinteractive（インタラクティブ）を連�[させる。1コアでマルチスレッドを実行でき、EVA機��、1次キャッシュのコヒーレンシを保つコヒーレンシマネージャ（CM）を内�鼎靴討い襦�1〜4コアまで�官�できる。性�Δ郎能j3.2 CoreMark/MHz、1.7 DMIPS/MHz。

microAptivファミリは��に何かを連�[させるネーミングではないが、DSPアクセラレータとセキュリティ機�Δ鯑��鼎靴織轡鵐哀襯灰△�、マイクロコントローラ(マイコン)向けの仕様となっている。性�Δ蓮∈能j3.1 CoreMark/MHz、1.57 DMIPS/MHz。

これらのハイエンドからローエンドまで揃えたCPUコアは、4つの応��分野ごとに3つの����ファミリを使えるように広げた(図1)。すなわち、モバイル、ホームエンターテインメント、ネットワーク、組み込みシステム、という4つの�jきな応��分野にどのファミリも当てはめるようにしている。例えば、組み込み�Uでは、proAptivはカーエンターテインメントLSI向け、interAptivは衝突�v�c��LSIやパワートレイン��LSI、SATA/RAID/SSDなどのストレージLSI��に向ける。microAptivはマイコンや�噞��、スマートメータ��LSI、�O動�Zならボディ��LSIなどに向くとしている。

MIPSが�T識している��合��は、例えばproAptivはARMのCortex-A15であり、インフラ�Uのネットワーク機�_向けLSIや、ハイエンドのタブレットやスマートフォン向けのアプリケーションプロセッサへの集積を狙っている。最新のタブレットやスマホではブラウザをストレスなく高�]に動かすために、例えばnVidia 社のTegra-3アプリケーションプロセッサは、クワッドコアCortex-A9を集積し、ブラウジング処理などに使っている。MIPSが�u�Tとしてきたセットトップボックス向けのLSIでも、例えば家庭内の機�_をつないでビデオを共�~できるDLNA（Digital Living Network Alliance）��格に��拠したホームサーバなどから、タブレットやテレビなどへストレスなく転送するという����も狙っている。

図2　ハイエンドのproAptivファミリはCortex-A15相当ながら�C積は半分
出�Z：MIPS Technologies

proAptivは、Cortex-A9の�屬�Cortex-A15相当である。同�kプロセス、同�k構成などの条�Pで比べるとCortex A15の半分の�C積でチップにインプリメントできるとしている。このためコヒーレンシを揃えたL2キャッシュメモリを�eちながら、proAptivはクアッドコア構成にして性�Δ鬟妊絅▲襯灰�構成の2倍に当たる14,000 DMIPSに高めることができるという。

CPUコアは、最�j6コアまで拡張でき、�Qコアのメモリコヒーレンシを管理するコヒーレンシマネージャ�v路を搭載している。さらにDMAなどのようにIOのコヒーレンシも管理するユニット（IOCU）をこれまでの1個にとどまらず、��来のバンド幅の拡張に�△┐�2個搭載している。さらにテスト容易化�v路として、デバッグ��のJTAGポートをチップ外からも使えるようにするためのトレース�v路も集積している。����的な割り込みコントローラユニットは最�j256個の割り込みを�pけ��けられる。

コヒーレンシマネージャにもL2キャッシュを搭載して、CPUに�瓦靴�1:1のクロックで動作するようになった。このため今�vの��2世代のコヒーレンシマネージャは、レイテンシを半分に��らすことができた。L2キャッシュ容量は��来の256Kから最�j8Mバイトまで�\�咾靴討い�。

その他、低消�J電��のinterAptivファミリや、マイクロコントローラ(マイコン)応��のmicroAptivファミリなども、それぞれの性��、機�Δ魴eち、いずれも5月20日からライセンス可�Δ砲覆辰拭�microAptivは現在、�攵僯�Δ任△襪�、proAptivとinterAptivの両ファミリの���]は2012�Q中頃に可�Δ砲覆襪箸靴討い�。