アルテラ、ARMのCortex-A9、MIPSのM32をFPGAに組み込めるツールを発表
�櫂廛蹈哀薀泪屮襯蹈献奪�の�j�}アルテラ社は、ARMのCortex-A9とCortex-M1、MIPSのMP32、�O社のCPU、Nios II、インテルのAtomベースのCPU、Stellartonのいずれにも使える設��ツールQuartus IIの新バージョンを発表した。このソフトウエアがあれば、これらのCPUとFPGAとを搭載したシリコンを設��できるようになる。
図1 Quartus IIソフトウエアでシステム設��可�Δ�
いろいろなCPUをFPGAに組み込めるようにするため、デザインエントリーツールを���C的に刷新した。システムレベルでFPGAを集積するためのツールQsys（キューシスと発音）をQuartus IIに統合することで、��数のCPUにもFPGAを組み込めるようになる。さらに��数のOSにも�官�できるとしている。これまでの所、Nios IIのLinuxと日本向けにμITRONのOSをサポートしたことはあるという。
設��フローの最�岼未僕茲�Qsysは、デザインエントリのツールでありグラフィカルなユーザーインターフェースを�eち、アルテラの�eつSOPC（システムオンプログラマブルチップ） Builderの後�Mツールと言われている。
その��長は、システムアーキテクチャレベルのネットワークインターコネクトの設��も採り込めるように設��されていること。例えば、パイプラインを導入する場合、パイプライン段数を変えられる�屬�、データパスのフローを最適化できるという。ネットワークのインターコネクトシステムはパケットベースで行う�擬阿鮑涼�、インターコネクトトポロジーをリング構成、メッシュ構成のうち、リング構成を採��することで性�Δ��屬欧討い襪函�同社����およびコーポレートマーケティング担当VPのビンス・フー（Vince Hu）��は言う。この�T果、��来のツールと比べ、メモリーマッピングとデータパスインターコネクトの性�Δ郎能j2倍に�屬�るとする。こういったプロセッサ指向のデータパスを改��することで、��数のCPUをサポートできるようになった。
このツールは、システムレベルの設��の�攵掚を向�屬気擦��屬�、これまでのFPGAでは�Z�}だったIPの再�W��が�~単にできるようになるという。業�c�Y��となっているIPインターフェースAMBAもサポートしている。今�Q中にソフトハウスなどソフトウエア開発メーカーに向け販売する。
インテルに�瓦靴討�CPUコアをFPGAに組み込むのではなく、FPGAチップとしてインテルに提供し、インテルが�O社のStellartonチップをそのFPGAに統合、PoP（パッケージオンパッケージ）実�△垢襪海箸妊轡鵐哀襯船奪廛僖奪院璽犬鮗存修垢�。ARMやミップスのコアは、アルテラがFPGAと共に組み込み、1チップソリューションとして顧客に提供する。
実際のFPGAチップにCortex-A9デュアルコアを組み込む設��ができ、発表するのは2011�Qになる見込みだ。アルテラとしては、ユーザーやソフトウエア開発のパートナーたちに早めに����仕様の長期に渡るコミットメントを発信しておくことが�_要だと考え、今�vの発表になった。
