アナログ�v路は��てカバーするタナーEDA

アナログやミクストシグナルのLSI設��ツールを�}�XけてきたタナーEDA（Tanner EDA）は、ドイツのXファブ社やイスラエルのタワージャズ社、��湾のUMC、�f国のドンブーなどのファウンドリ企業とも�}を�Tび、�QファウンドリのPDK（プロセスデザインキット）を提供している。ファブレスのデザインハウスやIDM半導��メーカーはもちろん顧客パートナーである。他のEDAベンダーとも�}を組み、インターフェースを開発することで�j�}EDAベンダーともパートナーとして組む。

例えば、EDA業�cの�j�}メンターグラフィックスの配��配線ツールのCalibreやケーデンスデザインシステムズのDraculaやAssuraとのインターフェースを�△┐襪海箸廼��Tしていく。提供するソフトウエアはLinuxでもWindowsでもいずれのOSにも乗る。

タナーのツールはアナログ�v路設��なら�v路図入��からシミュレーション、レイアウト、検証、寄�攸濃劼涼蟒个筺��O動配線、レイアウトエディタ、レイアウト後のシミュレーションに至るまで��てカバーしている。このためパートナーとなっているファウンドリもアナログに�咾い箸海蹐��Hい。しかも使い�M�}を良くしているため、ツールをマスターする期間が�]く、ローカライズも�~単だとして、COO（コストオブオーナーシップ）が低いことが��長だと同社ワイルドワイドセールス担当バイスプレジデントのHamed Emami��は言う。使い�M�}の良さではGUIでトランジスタだけではなく、ガードバンドを入れる、アンテナ効果ダイオードを�{加する、などの設定が�~単にできる。加えて、アナログのレイアウトは1�v限りで使い�vしができなかった。「まさにこれまではアートだった」（Emami��）。EDS Fair 2010で発表した新しいレイアウトツールHiPer DevGen（ハイパーデブジェンと発音）は、予�R可�Δ任△蝓∈鴇W��可�Δ任△襪燭瓠�COOが低くなるというわけだ。

複数のトランジスタの接��情報を認識し�v路情報を判��するHiPer DevGen

HiPer DevGenでは、カレントミラー�v路や差動入���v路など複数のトランジスタからなる�v路に威��を発ｧする。��来は、こういった複数のトランジスタからなる�v路を設��する場合には��別な配慮が��要で時間がかかっていた。これまでは�Qトランジスタを�kつのデバイスとして扱ってきたためだとしている。タナーリサーチジャパンのジェネラルマネージャーである下垣佳子��によると、今�vのツールではネットリスト（�v路の接��情報）を読み込むとHiPer DevGenのエンジンが、例えば二つのMOSトランジスタのソースが共通でも接地されているかいないかを認識して、差動�v路やカレントミラー�v路などを判��する。この情報に基づいて、�uに��くべきか、あるいはマージすべきか、ガードリングを入れるべきかなどをさらにツール�笋��O動的に判��するという。ガードバンドやダイオードを入れるかどうかはネットリストを設���vが設��する場合に、GUIから指定しておけばツールがネットリスト情報に基づいて解析し判��する。レイアウトツールにもGUIが表��されるのでトランジスタパターンの長さや幅などのパラメータを指定できる。

タナーEDAは、��完しあえる仲間なら誰とでも組み、さらに同業�vともパートナーシップを組み共�T共栄を図っている。このビジネスモデルは半導��メーカーにも当てはまる。システムLSIあるいはSoCがあまりにも複雑になってきたため、�O社は�u�T分野に集中し不�u�T分野（�O社の弱み）をコラボレーションによってカバーすることで、半導��ビジネスを成長させることが世�cの潮流になっている。IBMのコラボレーションアライアンスしかり、SEMATECHの低コスト�\術開発しかり、半導���Q社の共同開発しかりで、相�}と��完し合うことでウィン-ウィンの関係を築けるかどうかで、半導��ビジネスの�M�vが��まる。