図1　��雑なシステムを分割して�~単に　出�Z：Lattice Semiconductor

子供に人気のおもちゃである「レゴ」は�Y��的な�@��性のある凹��を揃えた小さな����だ。これを使って子供は、独�Oのモノ（専����）を作り�屬欧�。システムはあまりにも��雑に、専��システムは高価になりすぎる��向があるため、レゴのような�@��性のあるサブシステムに分割することで低コストにして、�Hくの企業が参入できるシステム作りへと変わりつつある。

例えば、セキュリティのしっかりしたCPUを1チップで作ろうとするとチップ�C積が�\加し、�@��性は失われてしまう。このため、システムのCPUボードとセキュリティボードに分割すれば（図1）、それぞれ�@��性が�\し、ビジネスとしてもそれぞれを販売しやすくなる。

その�kつのディスアグリゲーションの実例が5G基地局のO-RAN（Open Radio Access Network）システムだ。これまでEricssonやNokia、華為など巨�j通信企業が世�cの通信オペレータに納入してきた。システム動向を�瑤襪海箸�不�u�TなNECや富士通のような日本勢は��く��が立たなかった。しかし、アンテナ�ZくのRFユニット（RU）と、RFフロントエンドに�Zいベースバンドの分�gユニット（DU）、中央の演�Qユニット（CU）の��つに分割し、それぞれをO-RANインターフェイスでつなぎ、インターフェイスを�Y��化することで、日本勢も�科�戦えるようになる。つまり通信オペレータは、NECのRUと富士通のDU、NokiaのCUを使って5G基地局を作ることができるようになる。これがO-RAN�\術の�噞的なインパクトである。

Lattice Semiconductorは、このようなシステム分割のディスアグリゲーションにFPGAの新�x場を見つけた。図1の�嵜泙領磴任�、セキュリティを組み込んだCPUボードを、CPUだけのボードと、セキュリティだけのボードに分割し、それぞれをFPGAでつなぐのである。セキュリティボードにはサイバー��撃を管理・監��するマイコンや暗��(gu┤)化�v路、暗��(gu┤)化鍵の保�Tメモリなどを搭載し、認証と暗��(gu┤)の両�Cからセキュアにする。また、下図では最新の低電圧（1V/1.2Vなど）のCPUやSoCをCMOSセンサやLED�U御、�X管理など3.3V�UのICをつなぐためのインターフェイスとしてのFPGA�v路を��している。

Laticeがこのほどサンプル出荷し始めたMachX05-NX����は、図1で��したような����に向くように、図2の�v路ブロックで��す機�Δ鮟言僂靴討い襦�FPGA�霾�を25kロジックセルと、1.9Mビットのメモリ、10Mビットのユーザー専��フラッシュメモリ、DSPブロックとして�@��性を�eたせ、さらにセキュアな内�泥侫薀奪轡絅瓮皀蠅盻言僂靴�。さらに�@��I/Oを200〜300個と、ADコンバータやギガビット高�]インターフェイスSGMII（Serial Gigabit Media Independent Interface）なども集積しており、�@��性が高い。

図2　新����のMachX05-NXの機�Ε屮蹈奪�図　出�Z：Lattice Semiconductor

Latticeはファブレス半導��メーカーだが、チップは28nmプロセスのFD-SOI（Fully Depleted Silicon on Insulator）�\術で���]されている。このためアルファ線によるソフトエラー率SERが��来��（バルクCMOS）の1/100と低い�屬�、消�J電��も低い。

Latticeは、O-RAN向けのソリューションスタックも同時に発表した。LatticeのFPGAを使い、ホストとのPCIeサブシステムや、暗��(gu┤)化のプロセッサや�v路を含むサブシステムなどに加え、アプリケーションソフトウエアも加えたソリューションとなっている。これまでもデータセンター向けにゼロトラストセキュリティを提供してきたという。ゼロトラストとは、IDを�R認できるまではどのデータも信��しないという考えの仕組みである。この仕組みによる認証と、暗��(gu┤)化の両�Cでセキュリティを確保している。