図1　Intelが開発した��3世代のXeonスケーラブルプロセッサ　シリコンウェーハを�eっているのはIntel社データプラットフォームグループ　Xeon/メモリグループでコーポレートVPのLisa Spelman��　出�Z：Intel Corp.

これまでもIntelは、ハイエンドのCPUであるXeonプロセッサをサーバ向けに�j(lu┛)量に出荷してきた。このCPUをサーバに搭載したクラウドプロバイダは800社を��えるとしている。CPUコア数で言えば、2013�Q以来、����で10億個にも�屬襪箸いΑ�さらに、チップを並�`接��して拡張性を設けられるスケーラブルプロセッサは、����で5000万個以�崕于戮靴討�た。

今�v、プロセッサだけではなく、データセンターでのコンピュータシステムに��要なFGPAのAgilex新����や3�|類のメモリ新����（�]度の順から、Optaneパーシステントメモリ200シリーズ、Optane SSDのP5800X、144層QLC NANDフラッシュのストレージSSD）、そして外�陲箸猟命�インターフェースであるPCIe 4.0で200GbEのイーサネットチップ新����E810-2CQDA2も、チップセットとして���Tし、データセンター向けソリューションとして提供する（図2）。これによって、システムレベルでのソフトウエアを最適化できるとしている。

図2　Intelは新����Xeonに加えてFPGAとメモリ、ストレージ、通信Ethernetチップもチップセットとしてソリューション提供する　出�Z：Intel Corp.

この��3世代Xeonスケーラブルプロセッサ（コード�@Ice Lake）は、最初の10nmプロセスを改良したものだとしている。ただし、��11世代Coreプロセッサで使われたSuperFinFET�\術（参考�@料1）は使っていないという。また�\術的に性�Δ��屬欧蕕譴燭里蓮�Sunny Coveと�@��けられたCPUコアのマイクロアーキテクチャを改良したことによる。例えば、アウトオブオーダー実行命令の�J(r┬n)囲を��来の224個から532個に�\やしたり、レジスタファイル数を�D数と小数点演�Qで共に�\やしたりしたなどがある。

AI専��のプロセッサそのものは、��2世代の8280（コード�@Cascade Lace）と比べた性�Δ鯣�表している。画�鞠Ъ�Mobilenet-v1だとリアルタイム推�bで1.59倍、バッチ推�bで1.66倍、画�喫�類のResNet-50-v1.5ではそれぞれ1.52倍、1.56倍、さらに�O��言語処理のBERT-largeではそれぞれ1.45倍、1.74倍と処理時間が高�]化した（図3）。ただし、内�霍暑]に関しては��らかにしていない。

図3　AI専��プロセッサの性�Δ��屬欧拭―儘Z：Intel Corp.

3番�`の��長であるセキュリティの�啣修亡悗靴討蓮�3つの�\術を導入した。1つは、SGX（ソフトウエアガードエクステンションズ）と�}ぶ機�Δ如�OSやVM（仮�[マシン）マネージャーの脆弱性をつかれてもアプリケーションデータを守り、ソフトウエアへの��撃に�瓦垢詼標罎�できる。また、2つ�`は、メモリ�覦蒿���を暗��(gu┤)化することで、たとえ��撃されてもデータを読めなくする保護を設けた。3つ�`は暗��(gu┤)化と解読化するためのアクセラレーション演�Q命令をCPUコアに設けたことだ。512ビットと�j(lu┛)きな数の暗��(gu┤)化演�Qを行う命令や、ベクトルAES（Advanced Encryption Standard）命令と桁�屬欧覆轡戰�トル乗�Q命令、拡張SHA（Secure Harsh Algorithm）などを�{加している。これにより暗��(gu┤)化演�QをCPUが実行しやすくなる。

今�v発表されたXeonスケーラブルプロセッサのチップセットを使ったサーバを同日、Supermicro Computer社が発表している（参考�@料2）。DISHのエッジ基地局向けや�j(lu┛)阪�j(lu┛)学に納めているという。

参考�@料
1. Intelの11世代プロセッサ、微細化よりもFinFETと�H層配線に工夫 (2020/09/04)
2. Performance Begins Now X12