図1　ICパッケージサイズ12mm角のPC向け3次元ICプロセッサ　出�Z：Intel

このプロセッサLakefieldは、Core i5����とCore i3の2�|類がある。共にCPUコアは5つあり、高性�Δ�10nm Sunny Coveコア1個と電��効率の良いTremontコア4個を集積したプロセッサとなっている。Armのbig.LITTLEアーキテクチャと�瑤討�り、高性�Ε灰△板秕嫡J電��コアを集積し、応��によって消�J電��と性�Δ離丱薀鵐垢鬟瀬ぅ淵潺奪�にとりながら、動かしていく。いずれのCPUコアとも32ビット及び64ビットWindows応��をサポートする。パッケージの�jきさは、12mm×12mm×1mm（厚さ）と小さい。

この�kつのパッケージに2��のロジックチップと2��のDRAMチップを3次元にスタックしてあり、同社はこの3D�\術をFoverosと�}んでいる。ロジックチップの�kつが、5つのCPUコアやメモリコントローラ、画�欺萢�プロセッサなどを集積したチップで（図2）、もう�kつが周辺�v路やストレージなどを集積したチップ（図3）である。その�屬縫瓮皀蠅�4個集積したチップを2���_ね合わせていく。合��4チップを�_ねた3次元ICである。

図2　小さなCPUコア4個と演�Q�ξ�の高いCPUコア1個を1チップに集積　出�Z：Intel

図3　ストレージや周辺�v路などを1チップに集積　　出�Z：Intel

コンピュータとして、最適なOSで最適なCPUコアを動かすために、CPUとOSスケジューラとの間をリアルタイムで通信する。このハイブリッドコアアーキテクチャによって、SoC電��当たりの性�Δ�24%向�屬�、性�Δ世韻覆薀轡鵐哀襯好譽奪匹療D数演�Qでは�ξ�が12%向�屬靴�。またフレキシブルGPUを集積しているため、高スループットでAIを推�bする場合の画�飢鮴呂簍夕芦�、高解�掬找修覆匹��ξ�は2倍高まったとしている。もちろんグラフィックス性�Δ�1.7倍�屬�ったという。さらにWi-Fi6通信機�Δ盻言僂靴討い�。

このFoveros�\術は、無理に��てを1チップ・モノリシックに集積するのではなく、歩�里泙衫匹�集積できる��度の集積度の�v路にとどめておき、それらを3次元でスタックしていく。ハイブリッドCPUといってもメモリも搭載しているので、CPUとメモリとのやりとりが極めて高�]になり、性�Δ��屬�っている。メモリはPoP（Package on Package）実�△靴討い襦�

パソコン��のCPUとしての性�Δ鷲�1の通りで、Core i5����として、Core i5-L16G7の性�Δ蓮�Intel Core i7 8500Yプロセッサと比べ、パッケージ�C積は56%��り、基��ボード�C積は47%��少した。

表1　Core i5とCore i3の����の主なスペック　出�Z：Intel

参考�@料
1. Intel Hybrid Processors: Uncompromised PC Experiences for Innovative Form Factors Like Foldables, Dual Screens (2020/06/10)