Xilinx、�O動運転向けたSoCのロードマップを��らかに
Xilinxが�O動�Zエレクトロニクスにじわじわと乗り出している。2014�Qはまだ14社の29モデルにしか入り込めなかったが、2017�Qには26社96モデルに広げ、2018�Qは29社111モデルに食い込めると見込んでいる。FPGAといったハードウエア専���v路を作るデバイスの最�j(lu┛)の��長はコンピューティング�ξ�であり、�O動運転の����認識に威��を発ｧする。3月に発表した新アーキテクチャACAPの詳細をこのほど��らかにした。
図1 クルマに搭載する��覚センサは�Hくなる 出�Z：Xilinx
Xilinxが狙うADASでは、フロントカメラモジュールからの映�気�ら�i��(sh┫)の����を乗���Z、トラック、�O転�Z、人などを見分けるための演�QにFPGAやSoCを使う。そのセンサはカメラだけではなく、レーダーやLiDARなどもある。しかも、その数は�Hい(図1)。サラウンドカメラには�i後左��に最低4��、それとは別に�i��(sh┫)を見るための専��カメラ、周囲四�困�ら周囲にある����を検出するための�Z�{(di┐o)�`レーダー4個、そして�i��(sh┫)100m先まで見られるLiDARもいる。このため、それらのセンサデータを�Jねてデータを処理するセンサフュージョンが�Lかせなくなる。ここにもFPGAなどのロジックが��要になる。
サラウンドビューは4��のカメラ映�気鮃臉�してグラフィックスで表現するシステム。絵画�気鬚弔覆阿燭瓩留��QにもFPGAは使える。�]�{(di┐o)�`レーダーは24GHz��度の��ミリ�Sを使い、その反�o�Sから����の�~無を検出する。クルマの�i後の四�困砲蓮▲疋薀ぅ弌爾�ら�x角になるためこのセンサが��要。ただし、��音�Sセンサを使う�}もある。またLiDARはレーザー光を使ってその反�oから����検出と�{(di┐o)�`を�Rるセンサである。ポリゴンミラーを使って�Zの周囲をグルグル見渡すよりも、�i��(sh┫)の��野を100メートルまで�Pばし、�H数のセンサを使う��(sh┫)が�W��性が高まる。
�Hくのセンサからの信��(gu┤)データを�T味のある情報に変換するための処理にFPGAをはじめとするロジックやプロセッサを使う。FPGA�笋�ら見て、集積度が高くなりシステム化が�咾�なればなるほど、��てを専��のハードワイヤード�v路で構成することはコスト的に見合わなくなる。そこで、ソフトウエアでフレキシブルに�官�すべき機�Δ函▲蓮璽疋Ε┘△嚢��]処理すべき機�Δ鮴泙蟾�む��要が出てくる。このため、高集積FPGAはSoCに�Zづいていく。
Xilinxの高集積FPGAはSoCとなり、SoCの中に変��(g┛u)可�Δ淵蹈献奪�（FPGA）のほかに、ソフトウエアで変��(g┛u)可�Δ�CPU、さらにメモリなども集積しているが、ある��度��まった機�Δ覆蘋戝��v路として集積しておく�}もある。
図2 3月に提案した新アーキテクチャのSoC 出�Z：Xilinx
そこでXilinxは、��数の専���v路（IPサブシステムコア）をダイナミックに切り��えられるDFX（Dynamic Function eXchange）という機�Δ鮴澆韻�。これは、例えば�O動運転の�X況によって、高�]�O路走行中と、駐�Z場での�O動走行の違いをダイナミックに切り��えることができるという機�Δ���時間的な�H�_化ハードウエア�v路をこのSoC以外に集積するよりはシステムを小型にできる。
また、OTA（Over the Air）ではソフトウエアのアップデートだけではなくハードウエアの機�Δ離▲奪廛如璽箸皺��Δ砲垢�。さらには新機�Δ亮{加やAIアルゴリズムなどの��(g┛u)新、さらにはミッションクリティカルな機��(例えばセキュリティアルゴリズムの��(g┛u)新）にも�官�できるようにするとしている。
