Cypress、クルマ慌屯NORフラッシュをプラットフォ〖ム步
Cypress Semiconductorは、極瓢賈エレクトロニクスへのNORフラッシュをメモリ帽攣からマイコンも礁姥したメモリシステムへとソリュ〖ション回羹を動めている。極瓢賈脫龐では部と咐っても慨完拉と奧鏈拉は≈冷灤∽だからである。いわばチップに慨完拉と奧鏈拉を寥み哈み、它が辦禍肝が彈きてもフェイル-セ〖フシステムを澄惟する。
哭1 Cypressメモリ瀾墑嬸嚏么碰コ〖ポレ〖トEVPのSam Geha會
≈睛墑嘆∝Semper NORフラッシュメモリ≠は、賈很羹けのNORフラッシュを鷗倡していく懼での辦つのプラットフォ〖ムである∽と票家メモリ瀾墑嬸嚏么碰コ〖ポレ〖トEVPのSam Geha會(哭1)は揭べる。この睛墑のメモリ推翁としては512Mビットと1Gビット墑からまず輝眷へ叫していく。
クルマ慌屯でのNORフラッシュの呵絡のメリットは、稍帶券拉であることからコ〖ドやデ〖タの瘦賂と票箕に簍箕の惟ち懼がりができることである。さらにクルマ慌屯ということでISO26262怠墻奧鏈慌屯のASIL-B第びASIL-Dに潔凋していることは咐うまでもない。肝俱モ〖ドの勵哼弄付傍の玲袋殼們怠墻もある。セキュリティには惟ち懼がりのSafeBoot怠墻を灑え、CRC∈戒攙鵑墓浮漢¨Cyclic Redundancy Check∷によって猖ざんされていないかどうかを澄千する怠墻もある。セキュアな嬸舶を肋けたセクタ〖瘦割、フェイルˇセ〖フ怠墻を積つセ〖フリセット攙烯など怠墻奧鏈攙烯を郊悸させた(哭2)。墑劑レベルはppbであり、ゼロディフェクトだ、とGeha會は胳る。
哭2 郊悸させた殼們怠墻 叫諾¨Cypress Semiconductor
フラッシュメモリ潑銅のウエアレベリング∈票じセルを部刨も今き垂えていると檻炭が丸て蝗えなくなることを閏けるために、今き垂えるセルをできるだけ堆霹にする怠墻∷も積ち、さらにメモリセルアレイをコンフィギュアラブルに尸充できるEnduraFlex怠墻もある。これはメモリアレイを剩眶のパ〖ティションに尸充し、パ〖ティションごとに光卵底拉や墓袋瘦賂に呵努步する。
答塑ア〖キテクチャは哭3に績すように、NORフラッシュメモリセルアレイに裁え、armのCortex-M0マイコンで怠墻奧鏈やセキュリティ怠墻を擴告する。インタフェ〖スはシリアルインタフェ〖スを4改事誤にしたクアッドSPIと8改事誤のオクタルSPI、HyperBusインタフェ〖スも積つ。嘲嬸眉灰を負らすため、潑にクルマでは芹俐塑眶の猴負は澀寇だ。このためシリアルインタフェ〖スで芹俐塑眶(ピン眶)を負らしている。
哭3 答塑攙烯をプラットフォ〖ム步 ユ〖ザ〖の妥滇によって蝗わない攙烯も叫てくる 叫諾¨Cypress Semiconductor
このNORフラッシュがプラットフォ〖ムだというのは、この攙烯ブロックをモジュ〖ル數(shù)及にしているからだ。ユ〖ザ〖の慌屯に炳じて蝗わない攙烯も烹很しておくことでコストダウンを哭っている。毋えば、クアッドSPIだけで澆尸とユ〖ザ〖にはオクタルSPIは蝗わずにそのままにしておく。チップ燙姥は痰綠になるように斧えるが、攙烯肋紛の緘粗や箕粗を雇えるとこの數(shù)がコストは布がる。TATの沒教にもなる。光廬拉が瓦しいユ〖ザ〖にはHyperBus慌屯で粕み叫せばクワッドSPIが102MB/sのところ、400MB/sに光廬步できる。
45nmプロセスで、セル嬸尸は欄丸2ビット/セル菇喇であるMirrorBit禱窖を蝗っている。メモリ推翁は、512Mビットから1Gビットのチップを肋紛しており、2Gビット、4Gビットにはスタック菇喇で脫罷する。
512Mビット墑を肩妥杠狄羹けにサンプル叫操しており、憚呈潔凋墑のサンプル叫操は2018鉗媽4煌染袋を徒年している。24ボ〖ルBGAと16墑SOIC、8眉灰のWSONパッケ〖ジでの翁緩倡幌は2019鉗媽1煌染袋を徒年している。
