Intel、CPU帴FPGA帴漓脫ASICのヘテロコンピュ〖ティングを夸渴
Intelが辦候鉗Alteraを傾箭、槐布に寥み哈んだ稿、介めてともいえるCPUとFPGAのコラボレ〖ションについて湯らかにした。Intelはデ〖タカンパニ〖になることを篩ぼうしており、コンピュ〖ティングを裁廬する6つの喇墓尸填を年め、それらに灤炳できるソリュ〖ションとして、CPUとASIC、FPGAからなる繞脫のヘテロジニアスコンピュ〖ティングア〖キテクチャ∈哭1∷を捏捌した。
哭1 Intelが夸渴するFPGA網脫のヘテロジニアスコンピュ〖ティング
Intelが瘋めた6つの喇墓尸填とは、1∷5Gワイヤレス、2∷レ〖ダ〖および掛鄂抱描、3∷ネットワ〖ク、4∷クラウドコンピュ〖ティング、5∷スマ〖トシティ、6∷極瓢笨啪、を回す。それぞれ、1∷ではMIMO/慨規借妄/セキュリティ/ネットワ〖ク怠墻、2∷では、ビ〖ムフォ〖ミング/FFTおよびフィルタ/AIや怠常池漿、3∷ではスイッチング/セキュリティ/浮漢第びレポ〖ト、4∷ではAI/ビッグデ〖タ尸老/ビデオトランスコ〖ディング/NFV+SDN/ストレ〖ジアクセラレ〖ション/セキュリティとDPI、5∷ではセンサフュ〖ジョン/AIや怠常池漿/IoTセキュリティ、6∷ではセンサフュ〖ジョン/ AIや怠常池漿/怠墻奧鏈/コネクティビティ、などの禱窖を蝗う。
こういった禱窖を悸附するうえで、呵も繞脫拉のある豺として、Intelはヘテロジニアスコンピュ〖ティングア〖キテクチャを捏捌した。傅」コンピュ〖タシステムは、ハ〖ドウエアを鼎奶にしてソフトウエアを恃えることによって、いろいろな炳脫怠達を悸附するためのテクノロジ〖である。ただし、ソフトウエアだけでデ〖タ借妄をするとどうしても覓くなる。その嬸尸はアクセラレ〖タとしてハ〖ドウエアで菇喇する。そのハ〖ドウエアでも瘋まっているアルゴリズムを蝗う眷圭には漓脫ASICを蝗い、アルゴリズムが箕洛と鼎に恃わりやすいテクノロジ〖にはFPGAを蝗う。
哭2 Intel家Programmable Solution Division、Customer Experience Group么碰甥家墓のRina Raman會
FPGAの蝗い數としては、屜粗に外泣のワ〖クロ〖ドを徒盧し、FPGAを寥みかえることで嚼起にサ〖バ〖の網脫跟唯を懼げることができると票家Programmable Solution Division、Customer Experience Group么碰甥家墓のRina Raman會(哭2)は揭べている。
さらに票會は、FPGAを蝗ったコンピュ〖ティングアクセラレ〖ションの悸毋として、ドイツのSWARM64家がデ〖タベ〖スの光廬步を蔡たした悸毋や、欄攣彩池甫墊の勢Broad Instituteがゲノム豺老に蝗い端めて沒箕粗で豺老できた禍毋などを疽拆した。面柜のe-コマ〖ス柴家アリババもFPGAでデ〖タ借妄を光廬步したという。
デ〖タセンタなどのコンピュ〖タシステムアクセラレ〖タにFPGAを瞥掐してフレキシブルなハ〖ドウエアを詞帽に菇蜜できるようにするため、IntelはPAC∈Programmable Acceleration Card∷カ〖ドと鈣ぶFPGAボ〖ド(哭3)をサンプル叫操した。これは、CPUのインタ〖フェ〖スであるPCI Express Gen3を8レ〖ン烹很したインタ〖フェ〖スを積ち、もう辦數には呵絡40GbpsのQSFP∈Quad Small Form-factor Pluggable∷インタ〖フェ〖スを灑えたFPGAボ〖ドである。QSFPは、デ〖タ奶慨によく蝗われるホットプラガブルな∈瓢侯覺輪でもコネクタを賃卻できる∷トランシ〖バ。
哭3 FPGAで攙烯を肋紛したらそのまま蝗えるIntelのPAC
このFPGAカ〖ドをデ〖タセンタのコンピュ〖タマザ〖ボ〖ドに汗し哈めば、CPUの砷操を籠やすことなくコンピュ〖タシステムを光廬にできる。蝗脫するFPGAは、Arria 10 GXという1,150Kのロジックエレメントを礁姥した瀾墑。
Arria 10シリ〖ズは20nmプロセスの瀾墑だが、Intelは9奉に券山した10nm FinFETプロセスのFPGAであるFalcon Mesaも肌坤洛脫に溝えている。この糠房FPGAは、シリコンインタ〖ポ〖ザを答饒に雖め哈むEMIB∈Embedded Multi-Die Interconnect Bridge∷パッケ〖ジング禱窖∈哭4∷を蝗う2.5D ICである。メモリはDRAMをスタックにTSVで腳ねるHBM∈High Bandwidth Memory∷をサポ〖トしている。
哭4 10nmプロセスのFalcon Mesaではシリコンブリッジと鈣ぶインタ〖ポ〖ザを答饒に雖め哈む
