図1　MRAMはRAM動作可�Δ覆�らい書き換え�v数が�Hく、しかも書き換え時間もRAMに�Zいほど�]い　出�Z：Everspin Technologies社ホームページ

MRAMはこれまで集積度を�屬欧砲�く、Gビットの����が�Mしかった。Everspin社は、GlobalFoundriesの300mmラインを使い、28nmCMOSプロセスで���]することで高集積化を達成したとしている。��来は40nmラインだった。メモリセルにはEverspinが����を�eつpMTJ（perpendicular magnetic tunnel junction）�\術を使っている。

ST-MRAMは、これまでのNANDフラッシュをはじめとする不ｧ発性メモリと比べ、書き換え�v数（Endurance）が�Hく、RAMのように使えることが��長である。加えて、瞬時停電などの�k瞬の電��停�Vに�瓦靴董Å�来はスーパーキャパシタやバッテリを���Tする��要があったが、この不ｧ発性RAMはその��要がなく、ストレージデバイスの信頼性と性�Δ鮃發瓩蕕譴襦２辰┐�NANDフラッシュベースのSSDは、書き込み�\幅（Write amplification）やオーバープロビジョニングといった書き��え�v数の限�cがあるが、ST-MRAMは書き換え�v数がほぼ半�P久的なので、こういった問��を�v�cできる。�����@はEMD4W001G。

1Gビット��の開発とは別に、同社は256MビットのDDR3 ST-MRAMチップを実�△靴織好肇譟璽献▲�セラレータ、nvNITRO����ラインをリリースした。この����は1GBと2GBの����がある。MRAMはDRAMやSRAMのように�]く、しかも電源を切ってもメモリ内容が保�Tされる不ｧ発性。nvNITROの性�Δ蓮▲┘鵐疋帖璽┘鵐匹離譽ぅ謄鵐靴�6µsしかなく、150万IOPS（I/Os per second）のI/O性�Δ魴eつ。PCIe Gen3高�]インターフェースを8レーンまで�官�、PCIeカードの半分の高さと長さしかない小型形�X(ju└)である。NVMeおよびMMIOインターフェースもサポートする。出荷は2017�Q��4四半期を予定している。

Everspinは、これまでもMRAMを?y┐n)��]しており、����で7000万個を出荷してきたという。