CypressのpSoC 6はセキュリティ確保したIoT向けデュアルコアマイコン
Cypress Semiconductorは、セキュリティシステムを集積し、モータ�U御などの軽い演�Qも可�Δ聞眄��Δ淵妊絅▲襯灰▲泪ぅ灰�pSoC 6を発表した。pSoCシリーズはCypressがこれまで��を入れてきたアナログ�v路も集積したマイコン。これまでのタッチセンサを実現するCapSense機�Δ盻言僂�、IoT����に合わせた仕様となっている。
図1 今�vリリースしたpSoC 6のブロック図 SRAM容量は288kBが��しい。セキュアブートや暗�ｲ週��Δ魴eつ 出�Z：Cypress Semiconductor
これまでのIoT端��デバイスは、高性�Δ淵┘奪献灰鵐團紂璽謄�ング(ゲートウェイなどに)か、電池で10�Q�eたせられる��低消�J電����と、二分されていた。今�vのpSoC 6はその間を�mめるためのIoTデバイス��のマイコンという位��づけとなる。集積されているCPUコアは、ARM Cortex-M0+とM4で、演�Qしたい場合はM4、�U御主��の場合はM0+を使い分ける。
IoTではセキュリティが最�jの関心になってきたが、パソコンと同様、��動時のセキュアブート機��、またフラッシュメモリにデータストレージを保護するTEE（Trusted Execution Environment）機�Δ鯑��鼎靴討い�。ここでは、個人情報などの�j��なデータを暗�ｲ修靴討�き、その暗�･�ーを保�Tする機��。その保�T場所は、フラッシュメモリ内に��かれ、この�覦茲鬟▲�セスするには、�iもって届けている認証��のID/パスワードが��要となる。ARMのTrust Zoneではなく、独�O�擬阿妊札�ュアな壁を築いたもの。
演�Qから�U御までコストを高めずにマイコンでIoT�U御を実現しているが、ややハイエンドな位��づけのプロセッサコアはIoTに合わせた低消�J電���\術を導入している。動作時の演�QをM4で行う場合には、電源電圧1.1Vで、150MHzのクロック周�S数で動作させても電流は6.0mAだが、動作モードでもっと電流を抑えたい場合には、電源を0.9Vに落とし、さらにクロックも50MHzに落とすと、消�J電流は1.5mAに��る。できるだけ消�J電��を落としたい低電��アクティブモードの場合は、周�S数を8MHzに落とすと消�J電流は320µAにまで��少する。M0+のプロセッサの場合でも、動作時に1.1V、100MHzで動作させると消�J電流は2.5mA、低消�J電��動作の場合は0.9V、25MHzで0.5mAと低い。
動作させないデ��ープスリープモードの場合はpSoC����で4.5µAとなる。ウェイクアップ信�､�来ると、低電��アクティブ動作およびアクティブモードでの立ち�屬�り時間はそれぞれ10µs、100µsと�]い。
他社と差別化したい機�Δ���けるためのアナログ�v路は、12ビットのADC/DAC、オペアンプとコンパレータをそれぞれ2個���Iできる。��来から�eっている��電容量�擬阿離織奪船札鵐気箸靴銅太咾里△�CapSense�\術も�eつほか、周辺�v路のAFE（アナログフロントエンド）のカスタム化を図るためや、タイマーの調�Dを行うためのソフトウエアで定�Iする周辺�v路SDP（Software defined peripherals）もある。こういったフレキシブルにカスタム化を図れることが�jきな��長の�kつでもある。
図2 Bluetooth LEのプロトコルスタックを開発できるマイコンボード
Bluetooth LE（low energy）のプロトコルスタックを開発するためのボード(図2)も���Tしており、次世代のUSB��格であるUSB Type-C�官�のインターフェースも搭載している。また開発したプログラムは512MビットのNORフラッシュに格納できる。CapSense機�Δ鮖箸Ε織奪船札鵐気盧Y��搭載している。
pSoC 6のシリコンサンプルと開発キットおよびソフトウエアはサンプル出荷を開始した。量��は2017�Q��4四半期初期になる予定。
