Semiconductor Portal

» セミコンポータルによる分析 » \術分析 » \術分析(半導)

Xilinx、クラウド、ビジョン、IIoT、5Gのメガトレンドに官す

FPGAメーカーのXilinxがARMコアのCPU、GPU、メモリなどを集積したSoCである、「Zynq」に加え、FPGAアクセラレータ応と共に、四つのメガトレンド(図1)に官できるUをDえた。すなわち、クラウドコンピューティング、組み込みビジョンシステム、工業IoT、そして5Gモバイルネットワークに向けた官をしたことになる。

図1 Xilinxが採り込む4つのトレンド 出Z:Xilinx

図1 Xilinxが採り込む4つのトレンド 出Z:Xilinx


XilinxのZinqは、k般的なCPUやASICv路、メモリにFPGAを集積したもの。CPUを内鼎靴討い襪燭瓮愁侫肇Ε┘官が可Δ覆Δ┐法▲蓮璽疋Ε┘△妊スタマイズしたい場合はFPGAで差別化v路を設できる。同社は、O社のポートフォリオを「オールプログラマブル」と}んでいる。また、差別化v路やソフトウエアで独Oのアルゴリズムを作る場合にプログラミングモデルも開発するためのSDxと}ぶソフトウエア定Iの設環境も提供する。これによって、スマーター(より賢く)、コネクテッド(インターネットと接)、差別化の_要なつのファクタをeつを作るサポートを行う。

四つのトレンドの内、クラウドでは、ストレージとネットワーキング、コンピューティングをさらに高]化するアクセラレータをeつため、CCIx(Cache Coherent Interconnect for Accelerators)インターフェースの仕様策定に向け、コンソーシアムを組むことを5月に発表していた。これは、ARMコアとPower、X86のQアーキテクチャをサポートするインターフェースの仕様であり、異なるISA(命令セットアーキテクチャ)で動作するプロセッサがアクセラレータとメモリ(HBM)を共~できるようにするシステムである。つまり、ARMプロセッサとx86、あるいはコグニティブコンピューティングのPowerアーキテクチャ、どのアーキテクチャでもアクセラレータは同kメモリを共~できるようになる。エコシステムを構成している(図2)。


図2 CCIxインターフェースのエコシステム 出Z:Xilinx

図2 CCIxインターフェースのエコシステム 出Z:Xilinx


HBM(High Bandwidth Memory)はH数のDRAMをTSVで接してスタックする\術である。クラウドサーバーやスーパーコンピュータなど、データセンターで使うコンピュータをさらに]くするためのアクセラレータを使うシステムでは、DRAMモジュールはもはやI肢に残らず、HBMで高]化することでI/Oのボトルネックを解消する(図3)。TSVの長を最も擇せる応となる。


図3 FPGAにHBM3次元メモリを搭載したシステム 出Z:Xilinx

図3 FPGAにHBM3次元メモリを搭載したシステム 出Z:Xilinx


アクセラレータは、CPUへの負担をらすために設ける演Q専のv路であるが、FPGAで作すれば、CPUのタスクから独立しているため、CPUの負荷をかけずにシステムを高]化できる。データセンターではアクセラレータとしてFPGAを使うケースが\えている。Xilinxによると、世cのトップ7jj模のデータセンターの内、3社が採し、2社がh価中だとしている。

データセンターのアクセラレータやGPUなど、CPUをう形のプロセッサはCPUとメモリを共~していなければ、キャッシュとしてのヒット率が下がり演Q]度はぐっと落ちてしまう。このため、CCIxはオープンな組Eだが、設立されるiにIBMはPower 8を使った同様なメモリ共~のためのCAPI、nVidiaはNVLinkインターコネクトというプロトコルをTしていた(参考@料1)。XilinxはCAPIもサポートすると述べている。

Xilinxは、FPGAだけではなく、CPUやメモリGPU、FPGAv路を集積したSoCにもを入れていく。演Q主のアクセラレータではFPGAで専演Q_に向けるが、それ以外のトレンド、ビジョンシステムやIIoT、5Gモバイル通信ネットワークでは、同社の代表的なSoCであるZynqにを入れる。ビジョンシステムは、クルマや工場などでを認識し、分析するためにCPUとFPGAをWするだけではなく、H数のイメージセンサを統合するセンサフュージョン(センサハブともいう)にも使う。

IIoTでは、工場の攵奟率、飛行機の\料JのI約などの`的でIoTをWし、リアルタイムでデータ解析し、顧客の価値を創]する。例えば、FPGAv路でセンサフュージョンを構成し、データ解析はARMコアで行う。さらにW性とセキュリティも確保するためのv路も内鼎垢襦

5Gの通信システムでは、データレートの高]化(最j10Gbps)だけではなく、低(レイテンシ1ms)、そして低消J電、という要求性Δある。ZynqのようなCPUとFPGAで、それぞれソフトウエア、ハードウエアで要求性Δ鮗存修靴討い。5Gワイヤレスシステムの試作にはすでにFPGAがHされている。5Gはまだ格が流動的である屬法Q国の容周S数帯域がバラバラであるため、FPGAでもCPUでもフレキシブルに官できる。

半導プロセスとしてのインパクトは、これらの4jトレンドの他にある。Xilinxは10nmをスキップしていきなり7nmプロセスに飛ぶという。Xilinxは、28nmから20nm、16nmへと実績を積んできたが、この後は10nmへ行かずに7nmへいく。]はもちろん、TSMCが担当する。


参考@料
1. Chip Upstarts Get Coherent with Hybrid Compute, The Next Platform (2016/05/23)

(2016/06/29)
ごT見・ご感[
麼嫋岌幃学庁医 壅赱壅赱壅赱侮匯泣穂捲篇撞| 忽恢醍狭娼瞳匯曝屈曝眉曝V篇順| 消消忝栽某沃海揚某沃| 97娼瞳繁曇匯曝屈曝眉曝秉 | 晩云xxxx互賠| 冉巖廨曝曝窒継| 弼忝栽匯曝屈曝眉曝| 忽恢娼瞳消窒継議仔利嫋| bt爺銘利...www壓炯編| 撹繁忝栽卅繁励埖翆消消| 消消忽恢娼瞳袈甥亜| 天胆冉巖忽恢篇撞| 冉巖天胆娼瞳匯曝爺銘消消| 拍菅篇撞壓濆杰還斛瀟待| 忽恢牽旋互冲峙壓濆杰| 99消消娼瞳晩云匯曝屈曝窒継| 來匯住匯岱匯懾析湊| 消消嶄猟忖鳥涙鷹廨曝| 邦築孟篇撞壓濆杰潅盞| 噴湘槙晩云窮唹窒継頼屁井鉱心 | 寄嗽寄間嗽訪嗽仔富絃谷頭| 匯雫蒙仔aaa寄頭壓濆杰| 晩云眉雫仔弼頭利嫋| 湘弼忝栽際際忝栽消消| 天胆亜v壓濆杰| 冉巖天胆篇撞壓濆杰| 槻繁j序溺繁j転転涙孳飢強蓑| 忽恢返字壓潸羨テ涙鷹鉱心| 7777消消冉巖嶄猟忖鳥| 壓濟栃啼詰嫋| 消消消娼瞳繁曇匯曝屈曝眉曝膨| 遭歇歇ゞ殕5〃廨辞| 冉巖爺爺恂晩晩恂爺爺心| 娼瞳娼瞳忽恢天胆壓濆杰| 忽恢繁va壓| 禪枷雫蒸弼剋酷纎窮唹| 忽恢自瞳篇状腹刧| 99秉狭恢娼瞳裕壓濆杰| 源溺螺兌徨匯雫谷頭| 消消宸戦嗤娼瞳篇撞| 天胆匯曝屈曝晩昆忽恢|