図1　シリコン�屬縫廛蹈札奪機�DSP、FPGAなどを集積するシリコンコンバージェンス　出�Z：Altera

シリコンとソフトウエアの融合(コンバージェンス)では、�@��のマイクロプロセッサやDSPと、ASICのようなカスタムICとの好いとこ�Dりをする。�@��のマイクロプロセッサはプログラムで機�Δ鮗{加したり調�Dしたりできるが、性�Δ魯蓮璽疋錺ぅ筺璽疋蹈献奪�より劣る。�k�機�ASICは�v路をハードウエアだけで組んでいるため性�Δ蝋發い�、フレキシビリティはない。アルテラのコンバージェンスチップには、マイクロプロセッサコアやDSPコア、専��の周辺�v路(図１のASIC��)などが集積されている。ここでASICとあるのは、PCIeやUSB3.0などの高�]通信インターフェースのように��まった�v路である。H.264のようなビデオコーデックもこの�v路に入る。

マイクロプロセッサやDSPはソフトウエアプログラマブルであり、FPGAはハードウエアプログラマブルである。マイクロプロセッサはC言語やJavaなどでプログラムするのに�瓦靴董�FPGAはVHDLなどのハードウエア言語でプログラムしてきた。シリコンコンバージェンスチップでは、C言語でFPGAもDSPもプログラムできるようにするためOpenCLに��拠するツールを揃えた。OpenCLはマルチコアやヘテロジニアスなさまざまなコアをプログラミングするための共通となるフレームワークである。

例えば、�O動�Zの�W��性を高めるドライバ�мqシステム(図2)では、複数のCMOSイメージセンサカメラからの信�､鬟札鵐汽ぅ鵐拭璽侫А璽垢��pけ、魚眼レンズの�T��、����の認識と解析を同時に行い、ビデオ処理を施した後、映�気筌謄�ストなどのメタデータを出��する。こういったSoC FPGAでは複数のインターフェース、複数のカメラ信�ﾆ���、複数の�W����格、複数のビデオ解�掬戮覆匹�あり、��てを�]時間で同時に演�Qしなければならない。こういった����ではCPUもDSPもFPGAも��てC言語でプログラムでき、共通のフレームワークで表現できれば�]時間で設��できる。

図2　ドライバ�мqシステムでは複雑なビデオ処理が行われている　出�Z：Altera

このコンバージェンスシステムのメリットは拡張性があることで、28nmから20nmへ�々圓垢訃豺腓任眛韻言濕�ツールが使える。2.5Dあるいは3Dにチップを積層する場合でも同様だ。アルテラは28nmから20nmへ微細化する場合でも基本構成は、ARM Cortex-A9プロセッサコアをデュアルで使い、キャッシュ構成も同様のアーキテクチャを使う。�々圓垢襪海箸砲茲辰得��Δ�50%向�屐⊂嫡J電��は最�j60%削��され、集積度は6倍高まるとしている。Cortex-A15コアを使う��要はないという。20nmチップに集積されるものは、例えば40Gbpsトランシーバや可変�@度のDSPコア（5 TFLOPs以�屬良眛鮎�数点演�Q性�Α法▲悒謄蹐�3D ICs（FPGAにHardCopy ASIC、メモリなど）などを�[定している。

図3　アルテラCEOのJohn Daane��

アルテラは昨�Q、売�幢Y20億6400万ドルの内、3億2600万ドルを研�|開発�Jに使ってきた。今�vのシリコンコンバージェンスはこういった開発投�@をした�T果であり、適��なシステムに適��な�\術を使う好例となった、と同社CEOのJohn Daane��(図3)は語る。