2極化するFPGA業�c、ザイリンクスとアルテラの2�咾魯魯ぅ┘鵐匹�
FPGA業�cは2極化が顕著になりつつある。2�咾噺世錣譴��盜颪離競ぅ螢鵐�スとアルテラは�j��模化を�{求すると共に下位の����にも広げつつある。�k�気如▲押璽反瑤両�ないローエンド�x場が�T外と�jきいことがわかり、この�x場に�`を向ける動きが顕著になってきた。マーケット指向に徹すれば日本の半導��メーカーが入り込める余地は�科�にある。
図1 Xilinxの共通プラットフォーム
FPGA�x場のトップを行くザイリンクス社は、2�j����シリーズであるSpartanとVirtexを共通のプラットフォームで設��する�}法を進めているが、これまでは6シリーズの����に適��していた（参考�@料1）。このほど28nmプロセスをベースにする7シリーズをリリースし、ハイエンドのVirtexからミッドレンジのKintex、ローパワーのArtixという��つのシリーズを揃えた。プログラム可�Δ��b理�v路やソフトウエアサポート、IPサポート、プロセス�\術は共通で、違いは��模や�v路構成だけだ（図1）。共通化することで開発スケジュールは33%�]縮し、開発コストは20%低��した。
Virtex-7は400Gbpsという��高�]のネットワーク機�_や高度なビデオ機�_や����レーダーなどの分野、Kintex-7はマルチモードのLTEや医��画��、通信インフラなどの分野、Artix-7は小型��音�S��������やモーター�U御などの分野を狙う。FPGAはさまざまな分野に使えるとはいうものの単��で使うほど�Wくはない。FPGAはSoCやシステムLSIを設��した後に�b理を検証するブレッドボード代わりのロジックを組むのに使われることが�Hい。そのようなシステムLSIの分野が�屬能劼戮進�野である。FPGAをデバイスとして��いられることはあまりない。デバイス単価が高いからである。
そこで、ザイリンクスはARMのCortex-A9のデュアルコアやいくつかのIPと7シリーズのFPGAを集積したSoCとも言えるZynq-7シリーズも発表した。これはカスタムSoCという位����けでASICあるいはASSP的な����といっても差し�Г┐覆�。カスタマイズしたいロジック�霾�だけをFPGAとして載せており、これまでのブレッドボード代わりのFPGAではなく、そのまま����に組み込むSoCになる。量�巤の単価は15ドルからを予定しており、100万個��度の�Z載ドライバ�мqシステムやサーベイランスシステム、50万個��度のファクトリーオートメーションなどの����に使えると見ている。
ザイリンクスはさらに微細化すべき20nmプロセスの7シリーズの開発を開始した、と同社WWマーケティング担当シニアVPのVincent Ratford��は言う(図2)。
図2 Xilinx社WWマーケティング担当シニアVPのVincent Ratford��
FPGAはSoCのブレッドボード代わりではない����では、SerDes（直並�`変換：シリアルデータをパラレルデータに変換、あるいはその逆）として使われることが�Hい。��に最�Zでは����から����への接��には何��本、何�h本というケーブルを嫌い、1本のケーブルで�j量のデータを送�p信する高�]シリアルインターフェースがさまざまな機�_に使われるようになってきた。そのためのインターフェースで使われるのがSerDes（サーディスと発音）�v路である。
アルテラは、SerDesを通った後の伝送ケーブルとして、��来の銅線ではなく光ファイバを使えるようにしたFPGAに��を入れている。同社ICエンジニアリング担当VPのBradley Howe��(図3)には、「28Gbpsを��えるような高�]の要求にはバックプレーン�屬瞭疾�で高�]伝送を実現することはDFE（differential feedback equalization）を使っても�Mしくなる」と述べている。
図3 アルテラ社ICエンジニアリング担当VPのBradley Howe��
このためアルテラは、��来の11Gbps����では銅線コネクタの����を設��してきた。ユーザーはFPGAによる11GbpsのSerDesを�Jねて100Gbpsのシステムを作っていた。�Z�Qの通信トラフィックの�\�jに�棺茲垢襪燭當命�インフラを�}�Xけるユーザーは、次世代の通信インフラ����として400Gbpsのデータレートを要求するようになってきた。�櫂轡好灰轡好謄爛瑳劼陵襲Rによると、2009�Qから2014�Qまでのインターネットバンド幅は�Q率平均（CAGR）36%で高�]になる。
400Gbpsシステムを実現するために1チップのSerDesは28Gbpsというデータレートが��要になるとして、光コネクタを�W��することをアルテラは��めた。光伝送だと数��メートルはカバーできる。光伝送の����としてはプラスチックやガラスがあるが、顧客の要求によって����を��めるとしている。
このFPGAには光�v路も1パッケージ内に集積している。例えば、送信�笋�TOSA（transceiver optical sub-assembly）、�p信�笋砲�ROSA（receiver optical sub-assembly）のような光�v路を1パッケージ内、あるいは1チップ�屬暴言僂靴討い譴亳鎚�����によるモジュールがなくても����間を接��できる。IC間は光ファイバだけでつなぐことができる。もちろん、この光�v路はシリコンではなく化合�馮焼���を�W��している。
![図4 高�]SerDes間の伝送には光ファイバがカギとなる 出�Z：Altera](/archive/editorial/technology/img/TFC110427-01d.jpg)
図4 高�]SerDes間の伝送には光ファイバがカギとなる 出�Z：Altera
Howe��によると、40Gbpsでも光を使えば実現は�Zい。プロセス�\術としては28nm����を2010�Q��4四半期にテープアウトし、2011�Q��1四半期に出荷している。さらにその先の20nmプロセスのテストチップも設��に入っている。
参考�@料
1. ザイリンクス、Spirit仕様をベースにした共通開発プラットフォームを開発中 (2009/02/16)
