材料･デバイス･�v路･システムまで���海垢�CREST研�|成果をCEATECで�o開
CEATEC 2019では、�j学関係からも実��化に�Zい研�|が発表された。文�隹奮愍併渦爾�JST（科学�\術振興機構）が主��するCREST（戦�S的創�]研�|推進��業）の中で、ナノエレクトロニクスに関する研�|3�Pが、材料からデバイス、�v路、システムに至る�Qレイヤー間の協��を求めるプロジェクト「素材・デバイス・システム融合による革新的ナノエレクトロニクスの創成」の成果を発表した。
図1 CRESTナノエレクトロニクスプロジェクトで今�v発表に関わった参加メンバー
左から九���j学浅野�|��教�b、�j阪�j学橋本��宜教�b、東�B工業�j学益�k哉教�b（現学長）、このプロジェクト研�|統括の東�B�j学桜井�Q康�@誉教�b、東��セミコンダクター&ストレージ社新�覦茣覯菴篆��霍睫�万�f子�霙�、プロジェクト副研�|総括の富士通研�|所横�冂詔`フェロー
CRESTのナノエレクトロニクスプロジェクトには、平成25�Q度から27�Q度にかけて毎�Q3〜4�P研�|が���Iされ、合��10�Pの研�|プロジェクトが認可されている。今�v、その中から、3�Pの講演と1�Pのレビュー講演があった（参考�@料1）。最初にプロジェクトのアドバイザーである東��デバイス&ストレージ社新�覦茣覯菴篆��霙垢旅睫�万�f子��から、Society 5.0と、それに��要なエレクトロニクスの役割を紹介し、それを実現するための�\術として、サイバーフィジカルシステムのアーキテクチャを紹介した。
この後の3�Pの講演はいずれも平成26�Q度のCRESTプロジェクトで認定された研�|チームの仕��である。いずれも今�Q度に終了する。九���j学浅野�|��教�bをリーダーとする「テラヘルツ�Sビデオイメージングの実現に向けて」、�j阪�j学橋本��宜教�bをリーダーとする「高エネルギー効率コンピューティングを実現するビアスイッチFPGA」、東�B工業�j学益�k哉教�b（現学長）をリーダーとする「��高感度慣性センサ・システムが切り��く世�c」の3�Pをそれぞれのリーダーが紹介した。
テラヘルツで�W��なイメージング
浅野教�bのチームは、テラヘルツ�Sを�莟Rするためのイメージングセンサを開発する。テラヘルツ（THz）�Sは、電磁�Sと光の中間的な1000GHz以�屬亮��S数の�Sであり、その�S長は0.3mm以下という極めて�]い。光の�S長では�軍粟�よりも長い。テラヘルツ�Sは、柔らかいものを透�圓垢襪箸い�性��があり、金�錣呂發箸茲螢札薀潺奪�ナイフを隠し�eっていても検出できる。このため、セキュリティチェックや国防�W��で�R�`されている�\術である。
THzのエネルギーは4meVと小さいため、X線と異なり人��には�W��で、空港での検�hを高�]にするような応��が期待されている。また、分子間��に依�Tした吸収スペクトルから、分析にも使われる。THz分光分析（スペクトロスコピー）と�}ばれ、創薬開発へも応��できるという。しかし、単にセンサ1素子では機械的に走�hしなければならず、画�気箸靴道１討垢襪砲録�時間もかかってしまう。
そこで、浅野教�bチームが進めるのは、テラヘルツセンサ素子をマトリクス�Xに並べて、まるでカメラのように画�気鮖１討垢襯ぅ瓠璽献鵐哀妊丱ぅ垢任△襦５ヽＥ�な走�hよりも高�]に画�気鰓uることができる。THzの長さはもはやミクロン単位であるため、チップ�屬縫▲鵐謄覆魏湛�でき、検�S�_となるInGaAsのHEMTトランジスタ�屬坊狙�する。�‘暗戮�高く電気�B�^が小さいためTHz�Sを検出する。ただし、検出電圧は13〜14µV��度と小さいため、この後に周�S数変換や�\幅が��要になる。最終的にデジタルに変換しSPIインターフェイスによってCPUに送ることができる。
図2 異�|チップ同士を積層接合するTHzイメージセンサ 出�Z：九���j学浅野�|��教�b
開発した2次元THzイメージセンサ（図2）は、ノイズレベルが1.8pW/√Hzと小さく、1THzの信�､��p信できたという。プロセス的には薄い化合�馮焼���膜とアンテナ素子との接合や、Si基���屬悗��aり��けなど、�}間のかかる工��が��要となる。�x場もデバイスも量��すべき����にはなりにくいが、セキュリティ�屬任��Lかせない半導��チップになりそうだ。
小さな�C積でAI向きのFPGAを�`指す
2番�`の講演の橋本教�bチームの研�|は、プログラミング素子とCMOS�v路を�_ねることでチップ�C積を削��し、性�Α�消�J電��を改良しようとするFPGAである。プログラマブルなロジックとして、ソフトウエアで処理するCPUやGPUと比べると、ハードウエア�v路をプログラムによってカスタマイズできるFPGAは、��格変��や仕様変��が��しい通信����や周辺機�_で使われることが�Hいが、SRAMスイッチを使っているため�C積が�jきく価格が高くなってしまう。
橋本教�bのチームが考えるFPGAは、プログラム素子として��来のSRAMに代わり、�w��電解��の中でCuイオンの�‘阿砲茲辰�、導通・��導通�X��を作り出すビアスイッチを�W��する(図3)。マトリクス�Xに原子スイッチを構成し、さらにプログラムする時の���Iダイオードとしてバリスタを設けている。LUT（Look Up Table）のロジックとして�W��するCMOS�v路はシリコン基��内に形成し、プログラム��のビアスイッチは、�H層配線層の中に形成する。このため、FPGA����の�C積は��る。
図3 Cuイオンの�‘阿砲茲辰謄�ン・オフを実現するビアスイッチと���Iバリスタ 出�Z：CREST、�j阪�j学
この新しいFPGAでは、CMOS�v路�霾�にはLUTとSRAM、MAC（積和演�Q�_）を����的に配��しており、AIの推�b演�Qをできるようなアーキテクチャをとった。スイッチ�霾�はクロスバー構�]を�Dり、プログラミングによってドライブしないスイッチには影�xを及ぼさないことを確認している。今後はFPGAの試作と�h価を進めていく。
高感度センサでパーキンソン��を早期発見する
益�k哉教�bのチームは、��高感度の加�]度センサを作り、パーキンソン��の早期発見・早期�E��を�`指す。2013�Q以�iのプロジェクトの時は分解��1mGレベルの感度（分解�Α砲世辰燭�、現在は4ケタ低い、0.1µGまでやってきた。
加�]度センサは、シリコンMEMSにAuの�_りを先端に載せることで感度を�屬欧討�た。このためAu�U(��確には合金)材料の開発、加�]度センサデバイスの開発、そして�R定�T果からデータを機械学�{で分析し健常�vとパーキンソン��患�vとを����する(図4)。
図4 高感度加�]度センサでパーキンソン��を早期発見するシステム 出�Z：CREST、東�B工業�j学
材料グループはMEMSカンチレバーの先端に�Dり��けたAu合金の加�]度センサの�饑���性を調べ、Au合金は�wく合成に優れているという常識外れの�T果を�uている。デバイスグループは、加�]度センサからの信�､鮖\幅し、信�､鯑匹濬个��v路やそれを表��する�v路などをプリント�v路基���屬房��△�、腕に�⊂�できるところまで作っている。しかも高感度なカンチレバーのセンサができたおかげで、感度が�屬�りこれまでのセンサと比べてノイズフロアが�jきく下がった。
����グループは、歩行障害を検出するために健常�vと患�v、健康な高齢�vなどの歩行時の�Bの高さと歩幅のデータを収集する。さらに、震えの�妓�を1軸だけではなく3軸に広げたセンサも作った。これらのデータを機械学�{によって、軽度のパーキンソン��患�v、�{い健常�v、高齢の健常�vなどを区別できる�J囲を求めた。����グループは��院とも協��しており、材料からプロセス、デバイス、�v路、システム、応��までレイヤー間のコラボレーションを実現した。
これら3�PのCRESTの研�|��例は、��て実��化を念頭に��いた「開発」である。ただ単に研�|するだけではない。このため、材料、プロセス、�v路、システムのレイヤーごとに協��することが求められている。このようなレイヤー間の�劜プロジェクトは今�vのCRESTナノエレクトロニクスプロジェクトが初めてである。
参考�@料
1. ��省エネルギーIoT社会実現に向けたナノエレクトロニクス�\術 〜イメージング・センサ・コンピューティングから��くイノベーション〜 (2019/10/16)
