Xilinx、AI羹けのソフトウエアスタックを券山、庭疤拉を悸沮
マシンラ〖ニングやディ〖プラ〖ニングのようなAI(客供夢墻)脫の染瞥攣エンジンとして、GPUを肋紛しているNvidiaが廟謄されているが、AIのア〖キテクチャでは浩菇喇材墻なFPGAは悸は銅網な惟眷にある。さまざまなアルゴリズムが久墓するからだ。Xilinxはこのほど、さまざまなビジョンシステムに蝗えるAI羹けソフトウエアスタック≈reVISION∽を券山した。
FPGAの呵絡のメリットは、俠妄攙烯をフレキシブルに菇喇し木せることである。カメラからの鼻嚨千急は、クルマの極瓢笨啪に風かせないだけではなく、咀仆攙閏し起緬桅できるドロ〖ン、定拇拉のあるロボット∈コボット∷、板聞脫茶嚨借妄や緘窖毀辯ロボットなどにも袋略されている。
ディ〖プラ〖ニングには池漿冊鎳において、掐蝸デ〖タと腳みとの姥を裁えていく、姥下遍換を乖うが、驕丸のハイエンドコンピュ〖タだと64ビットのデ〖タ墓で借妄している。しかし、これでは腳すぎる。このため、遍換ビットを染籃刨の16ビットあるいはもっと療い8ビットまで皖として紛換する數が廬く、しかも久銳排蝸が警なくて貉む。Googleが倡券したディ〖プラ〖ニング漓脫のエンジンTPU∈Tensor Processing Unit∷には8ビット遍換が驢脫されていると咐われている。CPU數及では、64ビットあるいは32ビットから8ビットへ磊り叫すためには恃垂が澀妥でそのための攙烯をハ〖ドワイヤ〖ドで侯るか、FPGAで侯るか、という聯買が澀妥になる。
辦數、ディ〖プラ〖ニングではもっと廬く詞帽に池漿させるためのアルゴリズム倡券が滇められる懼に、さまざまなアルゴリズムや憚呈の恃構が滇められる。このような恃構に灤して、すぐ灤炳できるのがFPGAだ。もちろん、充り哈み炭吾に灤炳できるCPUや、事誤に票じ借妄を乖うのに努したGPUでも灤炳できるが、FPGAの數が詞帽のはず。しかし、詞帽にソフトを今くためのプラットフォ〖ムやツ〖ルがなかった。
XilinxのreVISIONは、Responsive and Reconfigurable Vision Systemsの維であり、哭1に績すように、プラットフォ〖ム倡券、アルゴリズム倡券、アプリケ〖ション倡券の3つのプラットフォ〖ムを崔む。これらのレイヤ〖のソフトウエアを倡券するためのツ〖ルである。AlexNetやGoogLeNet、SqueezeNet、FCNなどを崔む呵も辦忍弄なニュ〖ラルネットワ〖クをサポ〖トし、茶嚨千急によく蝗われるDNN/CNN∈ディ〖プニュ〖ラルネットワ〖ク/決哈みニュ〖ラルネットワ〖ク∷の菇蜜に澀妥なライブラリも捏丁する。
哭1 AI羹けのソフトウエアスタックの倡券システム 叫諾¨Xilinx
さらに、reVISIONのメリットには倡券袋粗の沒教もある。アプリケ〖ションの倡券に灤して、Xilinxはマシンラ〖ニング羹けのライブラリCaffeと、コンピュ〖タビジョン羹けのAPIのOpenVXを崔む度腸篩潔のフレ〖ムワ〖クもサポ〖トしている。このため、reVISIONを蝗うと倡券袋粗が絡升に沒教する(哭2)。
哭2 reVISIONで倡券袋粗を絡升に沒教する 叫諾¨Xilinx
頂圭するGPUや篩潔弄なSoCと孺べて、XilinxのFPGA柒壟SoCであるZynqシリ〖ズにreVISIONを寥み哈むと拉墻はアップする。マシンラ〖ニングでは6擒庭れた茶嚨綏眶/擅/W、コンピュ〖タビジョン借妄では42擒光廬のフレ〖ムレ〖ト(フレ〖ム眶/擅)、さらにリアルタイム炳脫では、1/5のレイテンシ(ms)という拉墻の庭疤拉が斧られたとしている。reVISIONスタックの丁惦は2017鉗媽2煌染袋を徒年している。
海稿、Xilinxは8ビットから4ビット、2ビット、1ビットへと、籃刨を材恃できるように池漿と夸俠を券鷗させていく。これもFPGAが評罷とするところだ。附哼は極瓢笨啪羹けの茶嚨借妄ˇ鼻嚨借妄のためのマシンラ〖ニングに潑步しているが、海稿はさらに裁廬刨センサやジャイロセンサ、畝不僑センサ、レ〖ダ〖、IR、LIDARなどさまざまなセンサからのデ〖タを借妄し、クルマの瓢侯を街箕に冉們ˇ擴告するためのセンサフュ〖ジョン怠墻が燒くことになる。そのような眷圭でもFPGAなら浩菇喇できるため、FPGAにとってAIは糠しい輝眷になりそうだ。
