グリ〖ン黎渴柜スペインのADDセミコンがスマ〖トメ〖タ〖脫PLCチップを捏捌
刻閡稿の排蝸牲奠に辦舔傾うかもしれない。排蝸俐奶慨∈PLC∷を網脫して排蝸の見惦簇犯をモニタ〖し、擴告するためのスマ〖トメ〖タ〖脫モデムチップのことである。泣塑では鏈くなじみのないであろう、スペインのファブレス措度ADDセミコンダクタ∈ADD Semiconductor∷家が你ビットレ〖トのPLCデジタル奶慨によるスマ〖トメ〖タ〖脫ICを倡券した。
哭1 フルデジタルのPLCチップ(布の哭) 懼の哭は驕丸のアナログ數及
票家は2001鉗肋惟のファブレス染瞥攣メ〖カ〖(徊雇獲瘟1)。スペインのサラゴサ絡池∈University of Zaragoza∷から企客の兜鑒がスピンオフして肋惟した。辦客は奶慨禱窖の漓嚏踩でもう辦客はデジタル染瞥攣肋紛の漓嚏踩だという。措度嘆のADDは碰介、Advanced Digital Designを罷蹋したという。柴家肋惟稿しばらくは絡池柒にオフィスを菇えていたが、ベンチャ〖キャピタルからの抨獲を寥み掐れた稿、オフィスを絡池嘲に積つようになった、と票家CEOのGuillaume d'Lyssautier會は胳る。
この措度はPLC禱窖にフォ〖カスし、それも你ビットレ〖トで排蝸俐を擴告するための染瞥攣を肋紛する。PLCに礁面するのは、海稿のスマ〖トメ〖タ〖だけではなく、ホ〖ムネットワ〖ク、救湯達惡のモニタ〖などの輝眷が晾えるからである。排蝸の擴告には光デ〖タレ〖トの禱窖は澀妥ない。光デ〖タレ〖トのPLC奶慨はむしろWi-Fiとの頂凌だったが、これはすでに盡砷は姜わっている。奶慨オペレ〖タが菇蜜している3GやGSMネットワ〖クをスマ〖トグリッドの奶慨緘檬として蝗う緘もあるが、これに簇してもワイヤレスオペレ〖タに巴賂するため、排蝸柴家あるいは芹流排ネットワ〖ク措度として緘顱を軀られた呈攻になるという。菠劍においてPLCのメリットはもう辦つある。ドイツなどでは徹面の排俐を孟面に雖めており、糠たに各ファイバやインフラを肋彌するのは豈しいが、PLC奶慨なら孟面に雖められた排俐をそのまま蝗える。
附哼、スペインやイタリア、フランスではPLCや痰俐の極瓢排蝸メ〖タ〖は肋彌されており、浮克鎊はすでにいない。ただし、これらのメ〖タ〖は髓奉あるいは2カ奉に辦刨の排蝸翁を盧年し排蝸柴家にそのデ〖タを流っているだけの帽なるメ〖タ〖であって、スマ〖トメ〖タ〖ではない。これからのスマ〖トメ〖タ〖は、髓奉の排蝸翁ではなく、附哼の排蝸翁を撅に盧年し、排蝸討すなわちスマ〖トグリッドを擴告するル〖タ〖やコントロ〖ラへ夢らせ、これらのコントロ〖ラを沸て稍顱する排蝸をもらったり、あるいは冊娟な排蝸を丁惦したりするためのセンサ〖となる。だからこそ、スマ〖トメ〖タ〖は踩捻に艱り燒けるだけではなく、ソ〖ラ〖券排怠や慎蝸券排怠、眠排糜、排丹極瓢賈などにも艱り燒ける。だからスマ〖トメ〖タ〖脫の染瞥攣チップにとって四絡な輝眷がここに欄まれるという條だ。
裁えて、海攙の澎泣塑絡刻閡で哭らずも附哼の澎疊排蝸の排蝸討∈パワ〖グリッド∷がいかにも廊煎であり、弓認跋な紛茶匿排を途搗なくされたことが湯澄になった。もし、よりきめ嘿かく排蝸芹尸を擴告できれば、毋えばモノづくり緩度の供眷や蕊閡孟に嘎年した芹排を庭黎する、といったことができるようになる。海攙の紛茶匿排では、供眷ˇ交嗎孟拌侍に惰尸けすることができない。スマ〖トグリッドを蝗えば、海攙のような絡ざっぱな紛茶匿排を松ぐことができる。
PLCを網脫した、スマ〖トメ〖タ〖ができ、しかもスマ〖トグリッドを稱孟の排蝸討をつなぎ、グリッド粗をパワ〖ル〖タなどで擴告できるようになれば、こういった閡巢があっても排蝸柴家粗の排蝸突奶が痰妄なくできる。澎泣塑の50Hzと讕泣塑の60Hzといった、附哼のいびつな菇隴の排蝸討ではその董腸にある恃垂疥において、蛤萎をいったん木萎に恃垂し、さらに件僑眶を恃垂している。こういった痰綠な排蝸恃垂が墓い粗乖われてきた。スマ〖トグリッドはこういった痰綠な恃垂をなくし排蝸突奶にも灤炳できる慌寥みになろう。
ADDが潑墓とする染瞥攣チップは、デジタルフィルタを礁姥した、フルデジタルのPLC SoCである(哭1)。アナログフィルタと孺べ、デジタルフィルタは、フィルタリング潑拉が紊攻で、ノイズに動い。毋えば哭2で、ノイズが你い件僑眶で掐り哈むとアナログフィルタは潑拉がブロ〖ドであるためノイズまでも濺ってしまうが、デジタルフィルタはシャ〖プな潑拉であるため、ノイズを皖として近殿できる。デジタルフィルタのためのアルゴリズムを迫極に倡券し、シャ〖プなフィルタ潑拉の僑妨を侯り叫している。
プロセスは180nmの篩潔弄なCMOSデジタルプロセスを脫い、少晃奶にファウンドリサ〖ビスを巴完しているという。
哭2 デジタルフィルタでシャ〖プな潑拉を侯り叫す
PLC奶慨では坤腸稱孟で釣材されている件僑眶掠が佰なる。EUでは3×95kHz、勢柜では0×500kHz、泣塑では10×450kHzとなっているが、ADDは孟拌ごとにカスタマイズする。悸狠のパワ〖グリッドで蝗われる附悸の潑拉パラメ〖タを盧年し、排蝸柴家ごとにファ〖ムウェアとして呵努步し、メ〖タ〖メ〖カ〖にチップを叫操する。
また、デジタル恃拇數及としては、FSK∈frequency shift keying∷とOFDM∈orthogonal frequency division multiplex∷を網脫するチップを倡券している(哭3)。FSK數及では2.4kbpsと4.8kbpsの你いデ〖タレ〖トのチップがあり、このデ〖タレ〖トで澆尸な柜や孟拌に羹けて叫操する。もう辦つのOFDM數及は、128kbpsとデ〖タレ〖トは廬い。
OFDM恃拇を網脫する數及では、科怠から眶紗駱の灰怠∈スマ〖トメ〖タ〖∷へとネットワ〖クを寥み、さまざまなメ〖タ〖と奶慨するような絡きな憚滔のスマ〖トグリッドを前片に彌いている。このため奶慨プロトコルを篩潔步し、どのメ〖タ〖も儡魯できるようにするため、PRIME∈PoweRline Intelligent Metering Evolution∷Allianceと鈣ぶ篩潔步媚攣を寥駿步した。このコンソ〖シアムはオ〖プンスタンダ〖ドを侯り千沮するための寥駿であり、PLCを網脫したスマ〖トメ〖タ〖の舍第を樓渴する。2009鉗にADDに裁え、スペイン呵絡の排蝸柴家であるIberdrola家や勢テキサスインスツルメンツ、スイスのSTマイクロエレクトロニクスなど8家が面看となって寥駿を肋惟した。3奉附哼において40家鎳刨が徊裁しているが、髓奉徊裁メンバ〖が籠えているという。
哭3 ADD家のチップのロ〖ドマップ
ADD家はチップを倡券し、篩潔步媚攣を寥駿步しただけではない。チップの倡券ボ〖ドもFPGAを蝗い菇喇しユ〖ザ〖に捏丁している。また奶慨ソフトウエアスタックのC@sa∈カ〖サと券不∷ソフトウエアも倡券しており、このソフトによってPLCモジュ〖ルをパソコンとつなぎ、グリッドの面の排灰怠達を年盜する。泣塑での任卿洛妄毆とサポ〖トはパルテック(徊雇獲瘟2)が乖う。
スペインでは排蝸の40%がソ〖ラ〖と慎蝸で捏丁されている、とADD家のGuillaume d'Lyssautier會は咐う。ソ〖ラ〖や慎蝸券排は稍奧年で慨完拉がないため、排蝸芹尸の呵努步が潤撅に腳妥になる。このため、海どこの排蝸見妥が呵も并攔で、どこが途っているか、という攫鼠を撅に陋えるスマ〖トメ〖タ〖が風かせない。このためスペインの措度が黎乖しているようだ。
徊雇獲瘟
1. ADD Semiconductor
2. パルテック
