図1　2023�Q��4四半期のTSMC売�幢Yのプロセス別内�l　出�Z：TSMC

今期最�j(lu┛)の��徴は、3nmプロセスノードが��売り�屬欧�15%も��めるように�j(lu┛)きく�Pびたことだ（図1）。2023�Q��3四半期に3nm��の売り�屬欧�立ち始めてから��4四半期には15%も��めるようになったことは、このプロセスの量��がしっかり�wまったといえる。�i期の3nm��は��売り�屬欧�6%にすぎなかった。

今期には3nm��と5nm��の合��で��売�幢Yの50%を��めている。また、7nm��が同17%、16nm��が8%となっており、16nm以下のプロセスノードが同社売り�屬我���の75%を��めており、TSMCの売り�屬温柔�は常に先端?j┴)�で�nいでいる。つまり16nmプロセスから導入されたFinFET�\術から始まった、エリアスケーリング（単位�C積当たりの集積度を�屬欧襪海函��R1）がしっかり根��いたことを��している。それまでは、配線幅/間隔を単純に微細化するリニアスケーリングだった。

����別では（図2）、データセンターやスーパーコンピュータなどのHPC（High Performance Computing）分野とスマートフォン��が最も�j(lu┛)きく、両�v合わせて売り�屬我���の86%を��めている。高集積なICを��要とする分野は、小さな箱の中に、30�Q�iのスパコンに匹�發垢襪曚匹寮��Δ魴eつSoC（システムオンチップ）を詰め込むスマホがこれまでリードしてきた。スマホでは機�Δ鬚燭�さん詰め込みながら動作時間を��ばすため、電池を�j(lu┛)きくし、その分電子�v路を小さくし、半導��SoCに機�Δ鬚燭�さん詰め込んでいる。

図2　2023�Q��4四半期におけるTSMC売�幢Yの����別内�l　出�Z：TSMC

HPCでもSoCプロセッサを並�`処理させるためマルチコアを設けCPUコアの数を�\やと共に集積するメモリも�\やして動作�]度を�屬欧訃}法が使われている。SoCに数値演�Qに��要な積和演�Q�_(d│)を�H数並べていることからGPUやDSPを集積する��向が��(d┛ng)い。最�ZではAI（機械学�{）専��の�v路も集積する��向が出ている。このため集積度は�屬�る�k��(sh┫)になっている。

今�vのTSMCの業績で気になる応��分野は、カーエレクトロニクスである。�Z載向けプロセスの売り�屬欧�今期も�i期同様5%ある。今期の売�幢Yは�i期比で14%�\であるため、�O動�Z向けプロセスも14%成長していると見て良い。�Z載向けの半導��は、�U(ku┛)御�Uは65nm以�屬隆砲ぅ襦璽襪世�、インフォテインメント�Uは16nm以下の先端エリアスケーリング�\術を使う。

クルマは、ビデオ画�気鴈~使した�O動運転や�O動ブレーキなど�W��性応��へと進行しつつある。このため�Zい��(j┤ng)来はもっと先端エリアスケーリング�\術がクルマにも求められるようになる。TSMCがクルマ��の売�嵌耄┐鮟�々に高めているのはこのためであり、Fab 23工場（日本の�y本県JASM）での16nm以下のプロセスが求められることもその�k環である。TSMCは�y本だけではなく、ドイツのドレスデンにも同様な工場を作る狙いは、欧�Δ眛�本と同様クルマ�噞が�rんだからだ。欧�Δ任眛瑛佑離廛蹈札垢旅�場を作ることになっている。

�R��(ji─n)
1. エリアスケーリングは、配線�∨，鬚曚箸鵑品僂┐困�3次元化を?q┗)���して単位�C積当たりのトランジスタ数、すなわち集積度を�屬欧覿\術である。FinFETのFinの数を��(f┫)らしたり、配線を可�Δ文造��]くしたりスルーホールを配線�覦��屬坊狙�したりするため3次元配線を?q┗)���して�C積当たりの集積度を�屬欧討い襦３慍颪覆匹任魯┘螢▲好院璽螢鵐阿�DTCO（Design Technology Co-Optimization）と�}んでいる。TSMCはデンシティスケーリングと�}び、TSMCのユーザーの�k人はエリアスケーリングと�}んでいる。ここでは最もわかりやすい適切な�}び�@としてエリアスケーリングを��いた。