ラピダスは、2023�Q度内に�櫂轡螢灰鵐丱譟爾鳳超筏鯏世鮴���することを13日（�盜饂�間）表��した、と15日の日経が伝えた。�盜颪暴伉ッ罎両�池淳�I社長が�盜颪燃�かれた半導��関連の���隹餽腓���らかにしたようだ。27�Qに量�畹定の半導��顧客を開��するための拠点となる。この会合は、経済�噞省が13日、「インド�諒人侶从冢帆箸漾�IPEF）」の�V�^会合に合わせて開いたという。

図1　Tenstorrent社CEOのJim Keller��　RISC-V Day Tokyo 2023にて筆�v撮影

16日の日経はラピダスがTenstorrent社と業��提携すると報じたが、��式には17日にラピダスがTenstorrentと2nmロジック半導��をベースにしたAIエッジデバイス�覦茲任糧焼���IPのパートナーシップに関して合�Tしたと発表した（参考�@料1）。Tenstorrent社は、AMDのAthlonマイクロプロセッサやAppleのA4、A5などのアプリケーションプロセッサを設��してきたCPUの�W才エンジニア、Jim Keller��（図1）がCEOを��める会社。

Jim Keller��は現在、RISC-Vプロセッサを基本としたAIチップを開発中だ。ニューラルネットワークモデルの演�Qに�pってデータフロー型アーキテクチャを基本とするプロセッサで、エッジAIでの学�{や推�bに最適なプロセッサを構成している。これまでも3�|類の機械学�{（ML）向けチップを提供してきたが、2024�Q以�TはMLチップレットとCPUをセットにしたAIアクセラレータを��画中。もちろんLLM（�j��模言語モデル）モデルに適したエンコーダー�v路を組み込んだ�收�AI向けのチップも開発中だ。つまりエッジからクラウド��のAIまで揃える��画だ。

2023�Qには6nmプロセスノードのMLチップをリリースするが、ラピダスが量��する頃には、2nmプロセスノードのチップに期待しているのであろう。AIアクセラレータチップも、CPUチップもRISC-Vアーキテクチャで構成する。しかも基本的なチップ構成を数�恩帖⊃���個並�`動作できるような拡張性（スケーラビリティ）を�△┐討い襦�ラピダスの小池淳�I社長は「Tenstorrentが当社の最初の顧客になることを期待する」と語ったと18日の日経が報じた。

ラピダスは2nmプロセスノードのGAA（Gate All Around）トランジスタのICを量��するファウンドリを�`指しているが、2nmの先には1.4nmがロードマップに乗っている。そこで、1.4nmノードの開発にも���}するため、半導��研�|開発組�EであるLSTC（Leading-Edge Semiconductor Technology Center）は、フランスのCEA-Letiと提携した。LSTCにはラピダスの他、東�B�j学や理化学研�|所、NIMS（����・材料研�|機構）などが�@を連ねる。Letiと14.~1.0nmのトランジスタを共同開発する。現在のロードマップではnチャンネルGAAFETの�屬�pチャンネルGAAFETをスタックするCMOS構成のCFETトランジスタが提案されている。

参考�@料
1. 「Rapidus、Tenstorrent社とIPのパートナーシップで合�T」、ラピダスニュース(2023/11/17)