図1　金�鏝胸��‘扱織好ぅ奪舛瞭虻邯桐�　出�Z：NEC、�噞�\術総合研�|所

NECの金�鏝胸��‘扱織好ぅ奪�NanoBridgeは、銅電極と�w��電解��を挟んでRu電極の間に電圧をかけると銅原子がRu電極�笋��‘阿靴禿填貌瓜里�つながり電流が流れる（図1）というもの。逆電圧をかけると、銅が元の電極�笋北瓩蝓�電流は流れなくなる。これによって、オンとオフを表現する。このスイッチを使ってFPGAをプログラムする。この�擬阿離札襪蓮�半導��デバイスの省電��化を�`指した共同研�|組�ELEAP（��低電圧デバイス�\術研�|組合）でも研�|されていた(参考�@料1)。商��化するのはこれが初めて。

��来のFPGAは、SRAMをベースにしており、�v路を切り��えるためのスイッチの�C積が6トランジスタ分あるため�C積が�jきかった。この原子スイッチを�W��するとスイッチの�C積はSRAMベースの1/30と小さくなり、しかもLUT（ルックアップテーブル）として���TするCMOSトランジスタより�屬稜枩�層に形成するため、実��的には�C積ゼロと言える。

加えて、原子�‘扱織好ぅ奪舛�FPGAは、SRAMを使わず、�k度書き込むとスイッチ�X��が変わらない不ｧ発性なのでソフトエラーに�咾ぁ�このため、宇宙線や放�o線の�Hい、�豢�機内や宇宙環境での信頼性が高い。しかも不ｧ発性であるため消�J電��が低い。

FPGAは専���v路をプログラムで設��できるロジックICだけに、ソフトウエアベースのCPUでは�uられない高�]化が可�Δ任△襦�CPUは最もフレキシブルなICで、ソフトウエアだけで�O�yに好きな機�Δ鮗存修任�るが、ソフトウエアプログラムによってはサブルーチンをぐるぐる�vり、演�Q�]度が��くなるという�L点がある。このため、HPC（高性�Ε灰鵐團紂璽謄�ング）応��では、並�`演�Qが�u�TなGPUと��せて��いられてきた。HPCの中でも、通信モデムでのバタフライ演�Qのようにアルゴリズムが�w定しているような�v路では、FPGAで実現するとさらに高�]になる。このため、IntelはFPGAメーカーのAlteraを�A収し、XilinxはQualcommと提携した。

今�v、NECがサンプル出荷するのは、10万ゲート級の��模の小さなFPGAであるが、今後の�x場を見ながらIoT機�_の高度化を�`指すとしている。IoTデバイスは少量�H���|の世�cになるだけに、エッジコンピューティングやセンサフュージョンなどの�v路でFPGAは�~効なICとなりうる。���]は300mmウェーハのファウンドリに依頼するわけだから、NECはファブレス半導��メーカーといえるが、今のところファブレスメーカーになるつもりはなく、IPとしてランセンスビジネスを�t開するようだ。

日本での新しい半導��ビジネスとして、もう�kつ紹介しよう。東�Bエレクトロンは、�盜颯戰鵐船磧爾�STT (Spin Transfer Technologies)社と提携、ST-MRAMの商��化を�膿覆垢襦△�16日発表した。TELのMRAM向けのPVD����を使い、MRAMを開発する。STT社のMRAMもスピン�R入型の�貭昭Уぅ肇鵐優訐楾隋�pMTJ）を�W��する。ST-MRAMはフラッシュよりも高�]の不ｧ発性メモリであり、SRAMと比べセル�C積がずっと小さく、しかも消�J電��も小さい。ただし、書き��え��命がDRAMやSRAMよりもずっと少ないため、DRAMとフラッシュをつなぐストレージクラスメモリとしての期待が�jきい。

STT社のpMTJは20nm径まで微細化が可�Δ世汎閏劼離曄璽爛據璽犬暴颪�れており、TELのプレスリリースは、先端ロジックへの�W��が�~望��される、と述べている。先端ロジックとは、FPGAのことなのか、アプリケーションプロセッサのことなのか、はっきりしていないが、プロセッサには�j量のSRAMがレジスタやキャッシュとして集積されているため、それらの��き換えの可��性がある。

参考�@料
1. LEAP、FPGA��スイッチ、STT-MRAM、TRAMをVLSI Sympoで発表 (2014/6/10)