このニュースは、日経だけが���iに東��から�D材をすませ、当日のプレスリリースの発行と同期をとったもの。現在NANDフラッシュの最�j容量は、Samsungの128Gビットメモリ。東��はプレーナ�\術でNANDフラッシュの�j容量化を進めてきたが、Samsungは3次元構�]のNANDフラッシュ����を昨�Q8月に�攵崿めた。これまで、東��は微細化を優先、3次元NANDフラッシュ化はその後、と語っていた。

3次元NANDフラッシュは、NAND型CMOSトランジスタを横に8個並べた��来のプレーナ構�]を、�eに8個並べる構�]を採っている。このため、���]プロセスが複雑になる。NANDフラッシュチップを積み�_ねる3次元実���\術とは異なる点に�R�Tする��要がある。3次元NANDフラッシュは�kつのシリコンダイに�貭��妓�に8メモリセル分を並べる構�]である。MOS構�]は��来のフローティングゲートに代わり、ナイトライド膜を�W��する構�]になりそうだ。その新しい電荷蓄積構�]に�官�するため、東��とSanDiskは、リソグラフィや成膜����、エイッチング����などの最先端設�△鮟膽‘各�していく��画だ。

単位�C積当たりの容量が�k気に8倍になるため、リソグラフィ的にはやや緩い設��ルールを��いられてきた。東��は、現在64Gビット����を19nmプロセスで作っているが、17/16nmへとシュリンクすることで128G ビットを�`指していた。このルールで8個のNANDトランジスタを�eに並べていくと1Tビットを実現できる。東��は、5�Q以内に開発すると報じているが、ロードマップ�屬亮存住�期としては無理のない�J囲といえよう。

昨�Q8月に、Samsungはこの3次元構�]のNANDフラッシュメモリの量��を発表しただけではなく、それを使ったSSD（半導��ディスク）も発売した。その時のチップの容量は128Gビット。東��は新しい四日�x工場で、「2015�Q度後半以�T、2Dメモリから3Dメモリへの切り��えを�`指す」と述べていることから、最初の����は128Gビットか最�jでも256Gビットであろう。順次、微細化と3次元化を組み合わせながら、256Gビット、512Gビット、1Tビットへと進�tさせていくことになろう。

高集積メモリに��要なリソグラフィ�\術が10nm��になると、ArFにしろ、EUVにしろ、スループットが落ちる点では同じ。これまでのようなペースで開発が進みそうにない。どちらがスループットを�屬欧蕕譴襪�、�M負はEUVのASMLか、ArFのニコンか、予��を��さない。3次元構�]を�{�^しておくことは、メーカーにとって�_要であり、より高集積のチップの���]には、リソグラフィ�\術だけに頼らないという�T味で�Lかせない。

NANDフラッシュに絞ってメモリビジネスを推進している東��は、Samsungが3次元メモリで先行したことに�瓦靴董⊂�しは��ったはず。それもSSDに採��されており、量��でもSamsungに先行された。東��セミコンダクター＆ストレージ社社長であり東��の執行役�崟幣���である成毛康�d��は、昨�Q9月の説��会において、まず微細化を優先してコスト��を�咾瓠△修里△箸�3次元化していくと述べている(参考�@料1)。今�vの投�@による3次元構�]のNANDフラッシュの����化時期は、そのロードマップに載っているといえる。

参考�@料
1. アップルiPhone5Sに初の64ビットAPU搭載、東��積極投�@に�R�` (2013/09/17)