共に�瑤燭茲Δ併邵邀�発向けのファウンドリ企業だけに設�△魘��~できるというメリットを���pできるようになる。なお、合���}��きは2007�Q��になる予定だ。

�j�}の半導��メーカーだと、新しいデバイスやプロセスを社内で試作、開発することができるが、中小の半導��メーカーではそれができない。シリコンバレーのファブレスやIPベンダーは実際にシリコンに�v路を焼き��けて動作確認する��要がある。そのための開発向けファウンドリである。加えて、プロセス開発企業も�邵澹楜劼任△襦�「新デバイスの開発や新材料のキャラクタライゼーション、ユニットプロセスの開発などに向いている」と、ATDF社社長兼ゼネラルマネジャーのDave Anderson��はそのメリットを語る。

例えば、MOSトランジスタのシリコン表�Cに��格子を作り、水平�妓�には電子が動きやすく、�貭��妓�には動きにくい、という量子��学の性��を�W��した新しいシリコンMOSトランジスタを提案したMears Technology社CEOのRobert Mears��は、ATDFの設�△鮖箸辰匿靴靴�MOSトランジスタを試作したという。

試作工場の��模は、ATDFが60,000平�汽侫�ート、SVTCは30,000平�汽侫�ートである。設�△�200mmウェーハラインを基本とするが、300mmの�ξ�も�△┐詬縦蠅澄�もともとATDFはSEMATECHの子会社であるから、Low-k絶縁膜/Cu配線などの研�|開発を基本としてきたが、SVTCは量��を念頭に��いたAl配線をベースにした開発を中心としてきた。試作開発という点で�H少のダブり感はあるものの、ともに出発点が違うためお互いに��うことができる、とAnderson��は言う。エンジニアはそれぞれ40�@��度ずつであり合��で80�@��度だとしている。

狙う顧客は�j�}のIDM（総合デバイスメーカー）と中小の半導��ベンチャーをほどよくバランスさせているという。ATDFは�j�}のプロジェクトベースでサービスを行い、�\術��のあるベンチャーはアイデアを実証できるというメリットがある。High-k材料やメタルゲートなどの新しい材料の�h価やASICの開発を85nmプロセスを基本にしてやってきたが、今は45nmプロセスにも�官�する予定だとしている。

テストウェーハを���]して����メーカーへ売ることもある。材料をウェーハ���Cに�k様に成膜したものや、さまざまなライン&スペースのパターンを�Wいたウェーハに成膜したものなど、��性�h価するためのウェーハを試作する。

顧客となるIDMの�疑房���だが、試作と量��で異なるプロセスになってしまわないように調�Dする。IDMを通して量�巤に�W��するTSMCなどのファウンドリともプロセスマッチングを考えながら作業するとしている。その際、�Y��プロダクションツールを使う。

顧客には�盜颪�Texas Instruments社やSEMATECH社、などの�盜餞覿箸世韻任呂覆�、��湾や�f国、欧�Δ砲發い襦Ｆ�本のメーカーではエルピーダと共同でプロセス開発を行っている。他にも企業�@は言えないが合��6社の日本企業と共同でプロセス開発を行っているという。