プリント基��と半導��が接�Z、先端パッケージに�R��する�陵�HD
プリント�v路基��のソルダーレジストの最�j�}である�陵曠曄璽襯妊�ングスが半導��分野に参入する。それも先端パッケージのインターポーザ�\術への応��を狙ったソルダーレジストとなる。ソルダーレジストはプリント基���屬��u色した�`脂で、半導��などの����を接��する金�鐡填飽奮阿嶺�てを保護するという役割を�eつ。
�陵曠ぅ鵐����]が�eち株会社である�陵曠曄璽襯妊�ングス（HD）となったのは2010�Q。以来、国内で6社を�~するほか、�L外法人を9社�eっている。��業の中核は、ソルダーレジストで最�j�}だが、AppleのiPhoneに採��されたことで�jきく成長した。プリント基��業�cでは�~�@な�Bだが、AppleのCEOだった故Steve Jobs��がプリント基���屬砲���い保護膜にこだわり、��いソルダーレジストを開発できた�陵曠ぅ鵐�の����を��いたことが最�Zの成長の原点となっている。
ソルダーレジストと言えば、半導��業�cの�気砲魯侫�トレジストをイメージしてしまうが、フォトレジストとの最�jの違いは、パターニングした後もレジストを除去せずに残すこと。残ったソルダーレジストが保護膜となる。また、ソルダーレジストを硬化させた後、ハンダの浴��に浸けても電極金���霾�にハンダが��くが、それ以外の�覦茲砲魯魯鵐世�����しない。このため、ソルダーレジストに�戮錣譴��霾�が配線の保護膜となる。このため絶縁膜の信頼性が問われることになる。
プリント�v路基��では、もともと配線幅が数��µmと半導��の配線幅の1µm以下とは��く違い、印刷�\術を使っていた。しかし、IntelやSoCメーカーのチップのパッケージがリードフレームではなくプリント基��を使うようになった頃から、100µmから50µmへと次��にプリント�v路の配線幅の微細化が進み、半導��のそれに�Zづき始め、印刷からフォトリソグラフィ�\術へと�々圓靴討�た。そして、先端パッケージのサブストレートやインターポーザなどの配線幅となれば数µmレベルへと微細化し、半導��プロセス�\術に�Zづいてきた。
図1 SRCが発表したMAPTロードマップの�k�陝―儘Z：SRC、�陵�HD
��SRC（Semiconductor Research Corp.）は、昨�QMAPT（Microelectronics and Advanced packaging Technologies）ロードマップを発表（参考�@料1）、3D-ICや先端パッケージの��来への�O筋をつけた（図1）。2023�Qまでのロードマップとなっている。これによると配線幅と配線間隔（L/S）では1µmで4層、裏�C再配線層1層が10µmというプロセスが�攵�����段階に来ているという。しかも、銅配線は��来のメッキではなく半導��で使っているダマシンプロセスに代わっている。
図2 インターポーザの再配線層材料に�R�� 出�Z：�陵�HD
�陵�HDでは、��次元実�∈猯船廛蹈献Д�トという組�Eを作り、再配線層RDL（Re-Distribution Layer）における高解�掬戮隆狂�性絶縁材料の開発に��を入れ始めた（図2）。このほど8インチウェーハで21個のチップ実���覦茲離屮蹈奪�を作り、L/Sが1µmのパターンを�Wく実�xを成功させている。さらにこの8インチウェーハの絶縁試�xも行い、バイアス電圧1.7V、130°C、相�桓湘�85%の高�a高湿バイアス試�xで200時間まで絶縁性が保たれているという�T果を�uている（図3）。
図3 高�a高湿バイアス試�xでは絶縁性の劣化は見られない 出�Z：�陵�HD
�陵�HDは今後、300mmウェーハでの検証実�xに�Dり組んでいく。さらに、世�c的な半導��研�|所であるベルギーのimecの3Dプログラムに参加し、RDL�\術の微細化の共同開発に���}したという。
参考�@料
1. "Microelectronics and Advanced Packaging Technologies Roadmap", SRC
