図1　�噞�\術総合研�|所の理��長兼最高執行責任�vの石��和�}��

�旟研の理��長兼最高執行責任�vとして、AGCの社長・会長を経�xしてきた石��和�}��（図1）が��任して以来、社会実�△鮨篆覆靴討�た（参考�@料1）。1�Q�iに初めて開いた理��長とメディアとの懇�i会では、�崗豐覿箸�四半期ベースで���Qを�o開していることと同様、�旟研ももっとオープンに社会実�△卜�を入れよう、という考え�気吠僂錣辰拭�

このほど開いたメディア懇�i会では、10月1日に発�Bした先端半導��研�|センターの位��づけや、10〜20nmプロセス開発などを��らかにした。先端半導��研�|センターは、2nm以�Tの微細プロセスノードの開発・試作を行う。では、2nmプロセスを開発するLSTCとの違いは何か。

2nmプロセスの開発を�`的として2022�Q12月21日に�擇泙譴�LSTCであるが、�\術研�|組合LSTCの組合�^はラピダス、����・材料研�|機構（NIMS）、理化学研�|所、そして�旟研である。��組合�^として、9国立�j学と高エネルギー加�]�_研�|機構が参加している。LSTCでは、2nm以�Tの半導��を�]TAT（Turn Around Time）で���]するのに��要な�v路設��・デバイス・���]����/材料�\術を開発する。ここで開発された�\術をラピダスに�‥召垢襪海箸砲覆襦�

組合�^である�旟研では、新たな先端半導��研�|センターが、2nmプロセスの実働�頏�となる。�旟研と�k口にいっても、研�|推進組�Eとしてエネルギー・環境�覦茲��斂森�学�覦茲覆�8つのサブ組�Eに分かれており、エレクトロニクス・���]�覦茲呂修涙kつである。そのエレクトロニクス・���]�覦茲蓮����]�\術研�|�靆腓筌妊丱ぅ攻\術研�|�靆隋�電子光基礎�\術研�|�靆腓覆�7�靆腓△蝓∪菽屡焼���研�|センターはその�kつである。ここがLSTCの2nmデバイスとなるGAA（Gate All Around）FET�\術や、先端材料開発、3次元実���\術を開発する。

ただ、半導���x場を見ると、2nm、3nmと称する高集積プロセスはスマートフォンとハイエンドコンピュータという限られた�x場でしか使われない。様々な応��に使われ、かつ高性�Δ保x場では14/16nm〜28nmプロセスが�Hい。ここが半導������のボリュームゾーンと見られている。しかも最小線幅は12nm��度の2nmプロセスと比べ、配線幅やピッチはさほど�jきな差はない。

日本の半導�����]は40nmで�Vまったままだ。かつての半導��メーカーの中には「40nm以�Tは開発しなくていい」と触れ�vった中間管理職がいたという。エンジニアのやる気は消えた。その半導���靆腓�とある外�@�U半導��企業に�A収された時、外�@�UCEOは、ファブレス、ファブライトだから「28nmも20nmもどんどん開発してくれ」とエンジニアを鼓舞し、エンジニアたちはとても勇気づけられたと述べている。

日本の半導��企業は�j量�攵�のDRAM��業から����し、少量�H���|のシステムLSIへと�々圓掘▲侫．屮薀ぅ箸筌侫．屮譽垢鮖惴�したはずなのにもかかわらず、設��ノードの微細化を��く進めなかった。このことも半導��を弱��化させた�k因である。

�旟研がこの10〜20nm��のボリュームゾーンの開発を検討している理�yはそれだけではない。これまで、半導�����]����や材料の開発は�L外の半導��メーカーと共同開発しながらやってきたが、「��て�L外企業に任せてよいのか。�\術ノウハウが��れないのか」という疑問がわいてきたという。いずれ���]����メーカーも弱��化するかもしれないという�e惧もある。

実際の開発となると、�旟研内にあるスーパークリーンルームを使��することになるが、これを管理しているのはTIA（つくばイノベーションアリーナ）推進センターである。�旟研内の半導��研�|センターが作られたのは、このスーパークリーンルームを�O�yに使えるようにしたことも�jきな理�yのようだ。半導��研�|センターはここに2nmのプロセスラインを構築する。ただ、10nm~20nmの新たなプロセス開発の����的な検討はこれから始まるとみられる。

参考�@料
1. 「�旟研が�jきく変わる；研�|成果の社会実�△卜�を�Rぐ」、セミコンポータル (2022/11/10)