Silegoは、プリント�v路基���屬縫妊�スクリートやちょっとしたアナログICなどを1チップにまとめるという����を��長としており、このような����をCMIC（Configurable Mixed signal IC）と�}んでいる。����の位��づけとしては、XilinxやAlteraなどの�j��模FPGAとは違い、Lattice Semiconductorの小��模FPGAとも違う。FPGAはデジタルロジック�v路を中心としたプログラム可�Δ�ICであるが、SilegoのICは、アナログも含む。

さらに、アナログ�v路をプログラムできるCypress SemiconductorのpSoC（programmable SoC）とも違う。pSoCは8ビット以�屬離泪ぅ灰鵑縫廛蹈哀薀爐任�る�Y��アナログ�v路を集積したチップであるが、SilegoのCMICはマイクロプロセッサを使わずにステートマシンで�v路�X��を表現する。アンプやコンパレータ、基��電圧発�昊_、リセット、ADC/DACなど�Y��アナログを集積しているが、NVM（不ｧ発性メモリ）で�v路をプログラムする。つまり、�Y��ロジックも�Y��リニア、�p動����も��てこの1チップでカバーできることが��長だ。ディスクリート����50~60個を1チップに集積しているため、ユーザーのシステムBOMをコストダウンできる。

CMICの最新の����はGPAK5（グリーンパック5）シリーズの����だ(図1)。いわゆる��5世代のプログラマブルGPAK����であり、デザインツールも5世代分の設��ツールをアップデートしてきている。この間、1300デザインが量��されているという。

図1　最�ZのGPAK5シリーズの「SLG46108V」

GAPK5の最�Zの����例であるSLG46108V(図1)は、1.0mm×1.2mm×0.55mmの6ピン（GPIO）のSTQFNのパッケージに以下のような機�Δ鮟言僂靴討い襦�

1. 4個のLUT(ルックアップテーブル)
2. 組み合わせ機�Δ離泪�ロセル7個：例えば���I可�Δ�D-FF2個/ラッチあるいは2ビットのLUTや、���I可�Δ淵�ウンタ/ディレイ1個または4ビットLUTなど
3. 外�陬�ロック/リセットを�△┐�8ビットのカウンタ/ディレイ3個
4. RC発振�_(25kHz/2MHz)
5. パワーオンリセット

こういった小��模のプログラマブルデバイスは、主��のマイクロプロセッサやアプリケーションプロセッサ、OSなどを変えずに周辺�v路をグレードアップしたり機�Δ鮗{加したりするために使う。例えば、スマホのように数カ月ごとに機�|をリリースする����では、APUもOSもそのままで�{加機�Δ鬚海Δい辰織廛蹈哀薀泪屮襯妊丱ぅ垢納存修垢�。このため、スマホなどのセットメーカーはロードマップを立てて実現しやすい。

Silegoは、GPAKに加え、パワーMOSFETであるGFETシリーズや、クロック周�S数を発�擇垢�GCLKシリーズ、QualcommのQC2.0をはじめとする���]充電チップなども揃えている。また、GPAK6は開発中である。