Q（セミコンポータル��集長　�氾跳�二）： 2007�Q6月に終了した御社の2007�Q度の売り�屬�、�W益などの業績を挙げてください。
A（リニアテクノロジー社CEOローサー・マイヤー��）：2007�Q度は10億8000万ドル、2006�Q度は10億9000万ドルでしたから、ほぼ横ばいということになります。�W益率は毎�Q40~50%を維�eしていますので、���Qしてみて下さい。�W益率という点では、当社は極めて健��な企業でして、ビジネスウィーク誌でも�Dり�屬欧蕕譴泙靴燭�、�x場調�h会社のスタンダード＆プアーズ（S&P）のランキングで高収益企業トップ500ランキングの中のトップ50社中47位にランクインされていることが発表されました。トップ50に入っている半導��企業はわが社だけです。
　2007�Qの売り�屬欧�フラットだったのは、わが社の�u�Tな�噞��の分野がフラットだったからで、コンペティタと比べても差はありません。ここ数�Q、�c�擇寮�長率と比べると�噞��はやや低い様子が見られました。

Q：08�Qの�`�Yはいくつですか。
A：商法�屬禄�来の予定について述べることは��されませんが、毎�Qの�`�Yは15~20%成長することです。かつては30%を��える成長を�~げた�Qもありました。成長するために��要なエンジニアを�\やしたり、セールスをサポートするためのインフラストラクチャを�Dえたりしていきます。さらに、����の見直しも��要です。
　����開発への投�@は�x場に左��されることなく、常に行います。今は売り�屬欧�16~17%を投�@しています。この�T果、デザインセンターをこの2�Q間で世�cに3カ所設けました。ドイツのミュンヘンとアリゾナ�Ε侫Д縫奪�ス、テキサス�Ε瀬薀垢任�。これにより世�c中で��12カ所にデザインセンターを設けたことになります。

Q：なぜ、それらの地にデザインセンターを設けたのですか。
A：アナログ�x場のある場所に優秀なエンジニアはいます。ですからそこにデザインセンターを開き、エンジニアを雇います。
　もう�kつ、�j学とタイアップしてエンジニアをリクルートします。インターン�U度を設け、��来のアナログエンジニアを望む学�擇�3ヵ月間リニアテクノロジー社で研�Tさせ、その後�j学へ戻します。例えば、アリゾナ�Ε侫Д縫奪�スのデザインセンターとアリゾナ�j学とはインターン�U度を設けています。
　�k般に、�j学の電子工学を卒業してからアナログエンジニアになるまで5�Qはかかります。さらに毎日アナログの経�xを積み、25�Qあるいは30�Qのベテランエンジニアと議�bを通して教えてもらうことも�j��です。
　日本ではデジタルに集中していた��向があります。日本の�j�}企業は社内でアナログのエンジニアを養成しますが、彼らは�j企業の中にいて表には出てきませんので見つけることは困�Mです。
　
Q：よく聞かれる��問かもしれませんが、他のアナログ半導��メーカーと比べて、純�W益率はほぼ40%�i後を保っています。いったいその秘密は何ですか。
A（マイヤー��）：ただ単にいろいろな良いことをやっているだけなのですが。ただ、わが社には（他の�盜馮焼���企業とは違って）マーケティング担当�vはいません。数100人のエンジニアが直接、世�c中の顧客のもとを訪ね、顧客が何を要求しているのかを聞きだします。その情報をもとに新����を設��します。エンジニアは����の����や信頼性レベルもよく�瑤辰討い泙�。顧客からの問い合わせにエンジニアは何でも答えられます。その�T果、企業の�h判が良くなります。����や信頼性は企業文化の�k�陲任�。����の信頼性や����が財��に反映されるのです。その後、セールスマンが����を売りに行ってもすでに����レベルを�瑤辰討い襪里杷笋蠅笋垢�なります。
　����が高いのは、設��から���]、組み立てまでほとんど�O社で��っているからです。ファウンドリや外�霈W��はほとんどありません。サプライチェーンも含めてすべて�O社でコントロールしています。
　さらに、リードタイムが他社よりもずっと�]く4~6週間しかありません。どのような�x場の�X況になろうともこのリードタイムを守ります。すなわち、����が優れ、デリバリーも優れているのが��徴です。
　しかもリニアは高性������にフォーカスしています。�j量�攵�のコモディティ����は作りません。例えば、わずか1.5cm角のパッケージに12Aもの電流を扱えるDC-DCコンバータを搭載したマイクロモジュールを出荷していますが、この����は顧客満�B度が高いのです。アナログの専門性が要らない、完��な電源ソリューションとなっている、電源の最適化がなされている、というようなユーザーメリットがあります。

Q：日本は地震�j国で、中越地震が��きた時に�O動�Zメーカーに納めていた機械����の�攵�が�Vまり、ジャストインタイムのデリバリーを求めてきた�O動�Zメーカーのラインが�Vまりました。機会��失は莫�jです。リニアテクノロジーはリスクマネジメントをどのようにしていますか。
A：わが社は6週間の納期をセールスポイントの�kつとしてきたことはこれまで述べてきたとおりですが、それを実現しているカギが、リスクマネジメントです。二つの工場で����の95%は�O社で作っています。カリフォルニア�Ε潺襯團織垢肇錺轡鵐肇��Ε�マスです。ウェーハ���]という点からは2工場での���]はリダンダンシー（�N長）です。�kつの工場で作った����をもう�kつの工場でも作り、リダンダンシーを保ちます。
　ウェーハプロセスが終了するとチップはダイバンクへ行きます。電気的テストに合格した�Bのチップ（ダイ）を在�Uとして�eっておきます。���陲膿�億個にも�屬襪海離船奪廚鮴つc�Q地に分�gして�eっているダイバンクで保管します。顧客から要求があると、このダイバンクからチップをアセンブリ、テストして出荷します。ウェーハから作るとなるとリードタイムは何カ月にも及びますが、シリコンチップを組み立ててテストするだけですので、4~6週間で納入できるというわけです。さらに、その組み立ても80%はマレーシア工場で行い、その他の20%をいくつかのサブアセンブリで行います。サブアセンブリはリニアがあらかじめ認定した工場です。このようにして、アセンブリも�N長性を�eつのでリスクを�v�cできます。
　テストはシンガポール工場で行い、そこから出荷しますが、カリフォルニアの工場でもテストを行い、出荷します。ここでもテストとロジスティックスのリダンダンシーを行っているわけです。

Q：今後の�x況をどう見ていますか？
A：これから先をよく見ると、WSTS（世�c半導���x場統��））の予�Rではアナログは現在の360億ドル〜370億ドルから2010�Qには450億ドルへとの成長が予�Rされています。アナログ�x場は�c�擇箏搬單��B�x場よりも高い�Pびです。�O動�Z��は2010�Qまでに50%以�崟�長するとみられています。
　リニアテクノロジーの�O動�Z向け����は数�Q�iまで3~4%しかありませんでしたが、2007�Qには8%に押しあがり、2007�Qの9月には10%に達しました。�O動�Zのエレクトロニクス化はこれからもますます進み、ハイブリッドカーや�\料電池�Zなど、��来�妓�もエレクトロニクスから切り�`せません。この中でアナログ�\術の採��は始まったばかりです。バッテリマネジメントやコンプレッサ�U御、パワーステアリング�U御など、アナログが��要とされる分野はいろいろあります。
　�x場として�Pびている分野はデータコンバータです。高�]のAD/DAコンバータは2006�Qから2010�Qまでの�Pびは50%と予�Rされています。医��機�_、�噞、通信基地局などへの応��です。これまでは�jきな��積の����が�Hかったのですが、最�Zでは小型軽量のポータブルになってきています。このために低消�J電��、高性�Δ�AD/DAコンバータが��要です。