Q（セミコンポータル��集長　�氾跳�二）：今�v来日した�`的と、ナノインプリント�\術の現�Xを教えてください。
A（Molecular Imprints社CEOのMark Melliar-Smith��）：試作��の����を最�ZではSEMATECHに納入し、その�iに東��にも納入しました。東��は2008�Q2月に行われたSPIE Advanced Lithography 2008で22nmのパターンを形成したことを発表しています。今�vの来日は、日本に�邵濺�な顧客がいるからです。後ほど述べますが、東��以外でも�邵澹楜劼魯蓮璽疋妊�スク����を作っている日立や富士通などです。

できるだけSiプロセスに�pった�\術を�W��
Q：ナノインプリントのアイデアは数�Q�iからありますが、なかなか見通しが立ちません。これまでのアイデアと比べた��長は何ですか？
A：これまではみんな独�Oのやり�気如▲淵離ぅ鵐廛螢鵐閥\術をやろうとしてきました。しかし当社はできるだけ半導��プロセスと互換性を保つ�桔，任海龍\術を確立しようとしています。ここが�jきな違いです。

作り�気���常に�~単です。まず透��なガラスマスクに凹��のパターンを�Wきます。このガラスは半導��のフォトマスクと同じ材料で構成されますが、凹��のパターンをエッチングで作ることだけが異なります。この凹��パターンを作るのは、�j日本印刷や��版印刷、HOYAなどマスクメーカーです。これは通常の電子ビーム露光で作ります。

このあとGDSフォーマットに��拠した半導���v路パターンをシリコンウェーハ�屬坊狙�します。インクジェット�\術を使い�]�Xの光硬化�`脂をこの�v路パターンに�pってたらしていきます。インクジェットは1000ものノズルから�k斉に�]�X�`脂を吐出します。ここでは常�aで作業できます。その後、透��なガラスの�屐扮���パターンのない�C）からi線の��外線を照�oし、�`脂を硬化させます。�`脂の硬化はフォトレジストと��く同じです。

ガラスの�jきさは、ステッパのフィールドサイズと同じ26mm×33mmですので、ウェーハ���Cに渡ってこの作業をステップ&リピート�擬阿之�り返します。ステッパと同じやり�気任垢�、�jきなレンズも要りませんし、真空も要りません。レーザー光源も化学�\幅レジストも要りません。

出来�屬�ったパターンはフォトレジストと同様、2:1のアスペクト比を�eちます。このあと��来の半導��プロセスと同様にエッチングし、所望のパターンを�Wきます。

この�\術を使って5nmCMOSトランジスタの動作を確認しました。CMOSプロセスと同じようにトランジスタを作り、動作を確認できたということは、半導��プロセスの微細化は少なくとも5nmまでは可�Δ世箸いΔ海箸任后�

22nm以�TのNANDフラッシュとハードディスク�x場に参入
Q：狙う�x場はどこですか？
A：当社は光リソグラフィやEUVリソグラフィに��わる可��性を求めてナノインプリント�\術を開発しています。狙う�x場は半導��メモリーとハードディスクです。半導��は微細化を推進するNANDフラッシュやDRAMなどのメモリーです。サムスンは、ハーフピッチ38nmのフラッシュメモリー構�]に使ってみた実�x�^真を発表しており、直角に曲がる配線パターンでもコーナー�陲任量筱�が��くありません。�S長を使わないため、OPC（光�Z接����）を使わなくて済みます。

また、ハードディスクはこれまでのパターンなしから複数のビットをパターニングする�妓�へと変わります。最�Zは高密度化のため�貭昭У��擬阿鮑涼�しており、さらに高密度化するためにビットのパターニングにナノインプリントを使います。日本では日立グローバルストレージシステムズや�儼蘇抻猟未覆匹�ハードドライブを作っており、それに�官�したディスクも��作しています。ハードディスクは1�Q間に10億���攵�している巨�jな�x場です。これまで当社はHDD��のナノインプリント����を10���p�Rし、そのうち6��を出荷しました。

Q：CMOS LSIの開発に関して、EUVや光リソグラフィと比べて�~�Wな��長は何ですか？
A：この�\術、S-FIL（Step and Flash Imprint Lithography）は10nm以下のデバイスでも作��可�Δ任后�実際、5nmのCMOSトランジスタをこの�\術で作り、動作を確認したという発表がありました。また、�J�TのCMOSプロセスでそのまま���]でき、193nmリソグラフィとミックス＆マッチ�\術でCMOSLSIを���]できます。光硬化�`脂を使いますので露光が��要ですが、ダブルパターニング�\術とは違い1�v露光ですみますので、�~単でCoO（コストオブオーナーシップ；運転�n働コスト）が�Wいという��長があります。

また、光の�S長を使いませんので、デザインルールには関係なく加工できます。さらに、�J�Tの光リソグラフィのインフラ（マスクやレジスト、光源）をそのまま�W��できます。

45nmプロセスを1として、22nmプロセスのCoOをナノインプリント�\術とEUV、ダブルパターニングで1レイヤー当たりのリソコストを比較した例があります。22nmになるとダブルパターニングは3倍になり、EUVは2.2倍になります。EUVは1��100億��になるとの予�Rもあります。ナノインプリントだとシングルモジュールでも1.4倍��度、スループットを�屬欧襪燭瓮螢愁船礇鵐个鯤�数��集めたクラスタツールにすると1.2倍��度にしか�屬�りません。

Q：ナノインプリント�\術で微細パターンを作った例はありますか？
A：実際にこの����を使いまして、東��は最小�∨�18nmのナノインプリントパターンを�Wいたことを2008�Q2月に開��されたSPIE Advanced Lithography 2008で発表しています。サムスンは、38nmのNANDフラッシュメモリーに適��し、配線を90度折り曲げたパターンがきれいに形成されている�^真を��しています。IBMもストレージ��の不ｧ発性メモリー��FINFETを作��しています。ここでは20nmと30nmのFINFETをArFおよびKrFレーザーリソグラフィとのミックス＆マッチ�擬阿鮠W��しています。

ハードディスクのパターニングはステップ＆リピートではなく、�k括露光ですがこの�擬阿任皀蓮璽侫團奪�24nmの直線パターン、ハーフピッチ28nmのドットパターンを�Wいた例があります。

Q：パターンを作るための透��なガラスマスクは何�v、繰り返し使えますか？
A：マスクは溶融シリカ��です。これは水晶とおなじくらい丈夫ですから、�C耗することはほとんどなく、数��万�v使えます。ただし、数�h�vに�k度クリーニングは��要です。

Q：今後のロードマップについて教えてください。
A：最�Z、オールバニー（ニューヨーク�Α砲�SEMATECHに納入しました。今、32nm以下のデバイス開発に向け300mmウェーハ�官�����であるImprio 300の�p�Rを始めています。これはまだ試作��の����でスループットは4��/時とまだ少ないですが、2009�Qには20nmまでのプロセス開発に向けImprio 3xxを導入します。2010�Qには最初の量���官�として15nmプロセス�官�機でスループットを20��/時に�屬欧�HVMを出す予定です。2011�Qの後半には最小�∨�7nm、スループット80��/時の4ヘッド�擬阿離�ラスタツールHVM クラスタを出していく予定です。

さらに��来はハードディスク以外にもフォト�T晶向けに光を閉じ込めるLEDや、ウィルスと同じサイズのDNAを捉えるためのバイオテクノロジ����などにも応��できると見ています。