図1　ダン・アームブラストCEO　　　　　　　スコット・クレーマーVP

Q（��集長）：まず450mmの�Dり組みについて教えてください。
A（スコット・クレーマー）：最初から450mmへの�々圓砲弔い討蓮▲ぅ鵐謄襪肇汽爛好鵝�TSMCの3社が進めてきましたが、最�Zは関心を�eつサプライヤと半導��メーカーが�\えてきました。�Mは450mmに向けたポジティブな�噞推進��（industry momentum）が昨�Qより�咾�なっているように感じています。
　2012�Qのパイロットライン構築に向けて、現在プロセスのデモンストレーション、�h価、テストを繰り返しながら進めています。最初にアルファ機を作り、デモ＋�h価＋テストを行い、それを改良してベータ機へと進化させます。これまで60�|類もの����について調べました。例えば、�j電流のイオン�]ち込み、中電流のイオン�]ち込み、CVD、メタルデポジション、エッチングなどさまざまな����について調べました。
　今の段階は�\術的な要素が��配しており、�Mたちは�Hくの�\術的課��を解��してきましたが、まだ発見されていない問��もあるでしょう。半�Q�iと比べると、シリコンの実��についてずっと楽�菘�に見通せるようになってきたと思います。300mmウェーハの時よりも進歩が�]いという感じがします。
450mmウェーハはウェーハバンクを作り、そこから借りる形をとっていますが、今25社のサプライヤが日本の企業も含めてウェーハを借りて�h価しています。例えば、パーティクルの数やスクラッチの数は����しています（図2）。

図2　450mmウェーハの表�Cの�aやパーティクル数は����した
出�Z：ISMI SEMATECH

Q：450mmを導入する時とEUVを導入する時はリンクしていますか。
A（ダン・アームブラスト）：450mmを導入する時はEUVか�]浸ArFか、という問いに�瓦靴討蓮�ASMLのロードマップに��うなら、最初のEUV����をプリプロダクションで導入する時はまず300mmから入り、その後450mmへと�，辰討い�としています。
セマテックにとってEUVはリソグラフィプロジェクトの�kつであり、ASMLはセマテックの�k�^です。セマテックのゴールは量�奭けの����を業�c向けに���△垢襪海箸任垢�、このゴールはASMLのゴールとも�k致します。
　リソグラフィ問��では、セマテックの�k�^であるレジストメーカーに�瓦靴萄猯舛鯆鷆，垢襪海箸�あります。もう�kつは、マスクブランクスセンターです。これも量����のマスクブランクスを���△靴泙后�セマテックが��要な�\術��を使って、�L陥を除くプロセスを開発します。
　EUVのマスクに関してはEMI（EUVマスクインフラストラクチャ）プロジェクトを進めています。セマテックでは3つの�L陥検�hツールを開発することを狙っています。その�kつがAIMSと�}ぶエリア�屬暦T�居L陥の検�h（imaging defect inspection）です。すでにアナウンスしましたが、ツァイスと提携しセマテックメンバー7社と�L陥検�h情報を共�~します。ここでは量����のEUVマスクブランクスを����としており、サプライヤのリソース投�@を共�~します。参加企業の�@�iは�o表できませんが、日本企業もEMIプログラムに参加しています。
　出��に関しては、コスト低��のためにより高いスループットを望むようになりました。150W以�屬△譴个いい任垢諭�今の光源パワーを見ていますとラーニングカーブの��きが��ですので、期待できると思います。ただし、比較するのはあくまでもArFのダブルパターニングですが、こちらもトリプルパターニング、クワドループルパターニングとやってくるかもしれません。
　�_要なことは、EUVスキャナーの完成です。スキャナーが完成すると業�cのモチベーションが�屬�ります。そして�O信につながります。そうなると投�@できるようになりますが、そのためにはコラボレーションも��要です。もう�kつ�_要なことは、早くEUVを採��することです。EUVの�`�Yは�\術的な課��を解��し、コスト削��へとつなげることです。そのために光源パワーの向�屬歪_要になります。これはCOO（コストオブオーナーシップ）削��に寄与します。

Q：いつ頃になるとEUVが使われるのでしょうか。その時ダブルパターニングはどうなりますか。
A（ダン）：おそらくダブルパターニングとEUVは数�Q間共�Tするでしょう。その場合、厄介なことは、ダブルパターン��の設��マスクがEUV��には使えないことです。ダブルパターニング��にはDFMに合わせて����していますので、EUVマスクとなると作り直さなければなりません。
　EUVの��なラーニングカーブを見ていますと、EUVでは解��すべき課��が�Hいためにその�\術課��がどんどん解��していきます。いずれEUVに��き換わるのでしょうが、EUVはコスト削��のための�\術開発に向けて進んでいきます。

Q：TSVについてはどのように�Dり組んでいますか。
A（ダン）：この問��もコストが�_要です。TSVのメリットは性�Δ篏言囘戮任垢�、コストも�_要な要素です。セマテックが��を入れているのは二つあります。�kつはプロセスです。もう�kつは、ニーズやデザイン、パッケージング、そしてサプライチェーンからのいろいろなチップをコーディネートすることです。同時に��ての応��に適��できる�kつのソリューションにも期待しています。
今、スタックダイ�\術はメモリーやCMOSイメージセンサーに使われていますが、次の段階はおそらくロジックとメモリーやアナログの積層といったヘテロチップのスタック集積になるでしょう。これに向けていくわけですが、まずは同じチップからスタックし、低消�J電��であることを�擇�す応��から入っていくでしょう。それができるようになると、ロジックとメモリーを積層していくわけですが、もっとアーキテクチャを�kから考え、ヘテロなチップの集積化を進化させていくでしょう。
EUVは���△任�ていますし、450mmウェーハも���△任�ていますが、これらとは違い、TSVはみんながまだ採��するところまで至っていません。TSVはステップバイステップでプロジェクトを進めていくことになります。
今、TSVプロジェクトに世�c最�jのアセンブリメーカーである��湾ASE（日月光半導��）は参加していません。ASEにぜひとも入ってもらいたいので、日本に来る�iに��湾でTSVなどのセミナーを開き、�k緒にやろうと言いました。

Q：ファブレスのトップメーカー、クワルコムが最�Zセマテックに参加しましたが、なぜでしょうか。
A（ダン）：セマテックはクワルコムのようなファブレスだけではなく、ASEなどにも加わってほしいと思っています。クワルコムはファブレスですが、可�Δ淵謄�ノロジをファウンドリに要求します。彼らは成功するためにはテクノロジがどこへ行くのか、という�妓���けを�瑤蠅燭い里任后�テクノロジを理解した�屬如△い蹐い蹐淵◆璽�テクチャを考え出し、�kつを���Iします。ですから今入�}可�Δ淵肇奪廛譽戰襪離謄�ノロジは何か、を�瑤辰討�く��要があります。
　逆にセマテックは彼らの要望、問��点を�瑤襪海箸如△気蕕覆襯灰好肇瀬Ε鵑砲弔覆欧襪海箸�できます。だからこそ、パッケージング�噞のリーダーであるASEにも参加してもらいたいのです。TSVを使った3D ICにおいて解くべき問��を理解し、みんなで問��点を共通認識すると解答が�uられやすくなります。仮にプロセスが良くてもサプライチェーンがまずければ、その問��を解��するようにパッケージングメーカーの�T見を聞けば解が�uられる可��性が出てきます。だから、コラボレーションが��要なのです。