LEAPの成果報告、どう���するか、問われる参加企業
�低電圧デバイス�\術研�|組合(LEAP)のプロジェクト「低炭素社会を実現する�低電圧デバイスプロジェクト」は平成22�Q度から本�Q度までの5�Q間に渡って研�|されてきた。LEAPが主�する「��4�v 低炭素社会を実現する�低電圧デバイスプロジェクト成果報告会」がこのほど開かれ、その開発されたデバイスが披露された。

図1 LEAPが主�した成果報告会
トランジスタとメモリの�Dり組み
LEAPが5�Q間�Dり組んできたテーマは五つ。SOTB-CMOSと�}ぶトランジスタ構�]、STT-MRAM、PCメモリ、原子�‘扱織好ぅ奪船妊丱ぅ后△修靴謄淵離�璽椒麈枩�任△襦�SOTB-CMOSは、CMOSトランジスタのチャネル�覦茲縫離鵐鼻璽彖悗鮴澆院▲押璽箸靴④づ徹�Vthのバラつきを�らし、かつSOIウェーハによって空�層を�峅爾�蕕呂気潺蝓璽�杜�鰒�らす構�]を採った。バラつきを抑えることで、電源電圧を下げることができる。例えば0.2~0.4Vのしきい電圧で、0.5~0.8Vの動作電圧を�[定し、10万ゲートの��模のチップで100nA以下のリーク電流を達成している(図2)。さらに、中性子線によるソフトエラーにもバルクに比べ3けた�咾い海箸魍稜Г靴討い襦�
図2 SOI CMOSにノンドープ層を設けたSOTB(Silicon on Thin Buried Oxide)トランジスタの性�Α―儘Z:LEAP
原子�‘哀好ぅ奪舛任蓮�FPGAなどのロジックセルの切り��┘好ぅ奪舛箸靴道箸Δ海箸鯀世辰討�蝓Å�来FPGAのスイッチに使われているSRAMを原子�‘哀好ぅ奪舛��き換えたチップを作り比較した。�来SRAMプロセス、原子�‘哀好ぅ奪船廛蹈札垢箸�65nmの1層ポリシリコン、7層メタル層の�H層配線のCMOS�\術を使�した。1セル当たり2×4入�のLUT(ルックアップテーブル)のセル�C積を比較すると、原子�‘哀好ぅ奪舛�SRAMベースの1/4となった。
またいくつかのSRAM基本�v路を試作し、SRAMと原子�‘哀好ぅ奪舛箸寮�Δ眸羈咾靴拭�16ビットカウンタでは��時間は半�、4ビット乗�Q�_では1/3に�った(図3)。ただし、24ビットの線形帰�殴轡侫肇譽献好燭任呂曚箸鵑品僂錣蕕覆�辰拭F虻酖杜�も比較した。16ビットカウンタと24ビット線形帰�殴轡侫肇譽献好燭任脇虻郢�杜�は共に2/3�度�り、4ビット乗�Q�_では1/3に�った。共に電源電圧は0.8V。原子�‘哀好ぅ奪舛妨��RTLの�b理合成・マッピングツールも作成している。原子�‘哀好ぅ奪舛�CMOSプロセスの�H層配線�霾�棒澆韻襪燭瓠▲廛蹈札�屬里覆犬澆藁匹い茲Δ澄�
図3 �来のSRAMベースの基本�v路と、原子�‘哀好ぅ奪船戞璽垢里修譴箸糧羈咫―儘Z:LEAP
STT-MRAMでは、微細化するとMTJ(磁気トンネル接合)の�∨.丱蕕弔④�jきくなるという問�があった。そこで接合の周囲の�篳匹�┣修垢襪海箸納尊櫃寮楾腓猟招造鯣倢戮砲靴拭�垢襪函▲丱蕕弔④��少した。そこでリソグラフィによる�駘�∨,�35nmと�来と同じに加工しながらもMTJの電気的・時期的�∨,�35µmから20µmに微細化すると、書き換え電流が�来の40µAから15µAに低�した(図4)。�篳�┣修縫好僖奪燭�O��┣修鴆��することで、リーク電流成分も消えたとしている。
図4 微細化してもバラつきは�\加せず消�J電流も下がった 出�Z:LEAP
16Kビットのメモリアレイも試作した。�B�^バラつき3σは�`�Yの16%以下をクリヤーした。マクロ�h価�に1Mビットアレイも試作している。書き換え�v数の加�]試�xではストレス電圧を0.9Vから0.8V、0.7Vと加え、0.65Vでは10の16乗という�v数を見積もっている。MTJはさらに磁気センサとしても動作できるため、メモリだけではない応�研�|も進めている。
実�化に向けた問�解�へ
相変化メモリRAMでは、ANDフラッシュ並みの小さなセル�C積でありながら、�来のPRAMよりも低消�J電�動作ができるTRAMを開発中だ。PRAMではSb、Te、Geの合金の�T晶と��晶��離好ぅ奪船鵐阿砲茲辰栃僂錣譏B�^を�W�したが、TRAMでは�T晶Aから�T晶Bへの��,鮠W�するため、消�J電�が低いうえに高�]の動作が可�Δ澄�GeTe膜とSb2Te3膜を交互に何層も�_ね合わせる「�格子」を作る。その�T果、�来のPRAMと比べ、電源電圧は40%に下がり、消�J電流は半�した。1M/2Mのマクロを試作し動作を確認しているが、��`による高�B�^不良が発�擇靴討�蝓△海譴魏鬲�する�㌫廚�△襦�
最後にナノカーボン配線だが、要求は二つある。�kつは、Cu配線を微細化すると配線のシート�B�^が��\していく問�を解�できること。もう�kつは、3次元NANDフラッシュのように高いアスペクト比の導通配線が求められることだ。コンタクトホールやTSVを�mめるのにナノカーボンが向く。横�妓�稜枩�砲�H層グラフェンを使い、�e�妓�稜枩�砲�CNT(カーボンナノチューブ)を使い分けする。ナノカーボン配線密度がまだ低いが、300mmウェーハに形成するという実�xを行った。
これらの成果を出�@会社が�攵�インに載せることができると、新たに����開発するよりもコストを抑えられる。もちろん、しっかりしたマーケティングが�_要で、顧客開�をエンジニアが�Oら行わなければならない。そのための投�@も�㌫廚世��召����開発でも同様な投�@がかかると考えるのなら、�T局、���する�気�ROIは�~�Wではないだろうか。