先端トランジスタ、先端パッケージングが��出する2023 VLSI Sympo
6月11日から�B都で開��されるVLSI Symposiumのプログラムが��まった。投�M�b文数はこの10�Q間で最�Hの359�P、採�I数は123�P、採�I率は34%となった。2017�Qから�v路とプロセスが�k��化したVLSI Sympoだが、2023�Qの����テーマは「�e��可�Δ別ね茲里燭�、VLSIデバイス�\術と�v路�\術を再始動」である。FinFETの次となるGAAやCFET、など新トランジスタ�\術や裏�C電源�\術などの実���\術が�B��になりそうだ。
図1 2023�Q6月11日〜16日�B都で開��される2023 Symposium on VLSI Technology and Circuits（通称VLSI Symposium）
�jきな�\術の流れを紹介するプレナリーセッションでは4つの講演がある。ヘテロ集積の先端パッケージ、��来のハードウエア設��の見直し、シリコンベースの量子コンピューティング、カスタム化へと進むNANDフラッシュ、である。6月13日はシンガポールのA*STAR IMEのS. Bhattacharya��、GoogleのP. Ranganathan��、14日は日立��作所の水野弘之��、Western DigitalのS. Sivaram��がそれぞれ講演する。
ヘテロ集積の先端パッケージでは、13日の朝「半導��システム微細化のためのマルチチップ異�|集積パッケージ」と��した発表をA*STAR Institute of Micro ElectronicsのBhattacharya��が行う。今後数�蚊Qに渡りシステムのスケーリングの��要性を語る。����的には、�H数のさまざまなチップレットを集積するためのパッケージング�\術について語り、SIP（システムインパッケージ�\術）をスケーリングのためのツールボックスとして、ヘテロ集積化�\術があるという。
��いて、Google社のRanganathan��は「VLSIの未来を語る6つの言��：AI�~動、ソフトウエア定�I、うずうずするくらいエキサイティング」と��して、二つのテーマについて語る。�kつは、カスタムシリコンのアクセラレータを使う効率的なハードウエア設��であり、もう�kつは、ソフトウエア定�Iのシステム設��を通じてハードウエアを�~効に使う�\術である。アジリティやモジュラリティ、信頼性、サステナビリティといった�_要なテーマに触れながら解説する。
翌14日の朝には、日立の水野��が「量子コンピューティング 誇�j広告からゲームチェンジャーへ」と��された講演を行う。量子コンピュータ実��化までの長い�Oのりを��し、投�@�v収が容易ではないことを述べる。量子効果を出すためにはごく低�aまで冷却する��要があるが、量子アニーリング�\術ならCMOSでもイジングモデルを実行できる。水野��はCMOSアニーリング�\術を紹介する。
��いて、Western DigitalのSivaram��は、「ノンリニアリテ��ーを求めてNANDフラッシュにおけるスケーリングリミット」と��した講演を行う。3D-NANDフラッシュはそろそろ成�^期に入り、セル層を�\やすだけでは限�cがあるとする。メモリ密度を�屬欧覆�らコストを下げる�}法を探る��要があるとして、ウェーハ張り合わせの時代が来そうだという。また����に応じてカスマム化を図ることも�_要になるという。
�k般講演では、FinFETに代わる新しいトランジスタとしてGAA（ゲートオールアラウンド）トランジスタ（Samsung）や、ナノシート�W��の2次元TMD（Transition Metal Dichacogenide）トランジスタ（TSMCなど��湾グループ）、GAAのnチャンネルとpチャンネルをスタックさせるC（Complementary）FET（imec）などが登場する。TMDはTSMCがGAAやCFETの次に考えている新トランジスタ構�]。裏�C電源ライン�\術はIntelがPowerViaテクノロジーとして発表する。
図2 採�I数では日本がトップに 出�Z：VLSI Symposium
地域別では、ここ2�Qくらいアジアからの投�Mが極めて�\えている。ただし採�Iされる�b文では日本の復��がある。採�I数では日本は国別で���檗�50�P）、�f国(48�P)に次ぐ3番�`の26�Pである(47�Pの投�M中)。採�I率では55.3%と日本がトップになった。
