�|極のデバイスFINFETの実��化がこの6月に始まった
次世代のロジック�ULSIにおいて��躍する�ζ袷濃劼呂笋呂蠹田c効果型トランジスタを��いたCMOS�v路になるだろう。�Nに匹�發垢�300億トランジスタからなる1チップLSI(参考�@料1)は動作�]度が�科�に�]く、かつリーク電流が小さく消�J電��が抑えられて初めて可�Δ澄Ｉ��vが考えるにこの�W(w┌ng)点を�~するデバイスに�R�`するとMOSFETの先端を走るのがF(xi┐n)INFETだ、と考えている。
後述するがF(xi┐n)INFETは、その誕���iから�R�`を集め祝福されて�擇泙譴織妊丱ぅ垢�。�JにインテルやTSMCはそれぞれ�O社のFINFETの実��化に向けた進�tを発表している。Tech-On 2012�Q6月15日の記��（参考�@料2）では、「2012 Symposium on VLSI Technology」のセッションにおいて、��Intel社が22nm世代のCMOS�\術を発表した、としている。1�Q後には日経エレクトロニクス2013�Q7月8日��(gu┤)（参考�@料3）は、DRAM混載SoCを2013 VLSIシンポジウムでインテルが紹介したと報じている。この報告では、混載メモリーが集積密度において�垉邵嚢眞佑�7.5Mビット/sq.mmを達成している。混載メモリーではFINFETの�咾気�発ｧされている。この��長線で6月にコードネームHaswell CPUが登場し、マイクロアーキテクチャが完成した。同社は様々な省電���\術を導入して、Ultrabookやタブレット、最新のノートパソコンにも好適な設��だ、としている。
�k��(sh┫)、TSMCはTech-On 2012�Q12月6日 (参考�@料4)のセミコンジャパンの記��で16-10 nm世代のFINFETプロセスの提供時期を��言した、との報告がある。同社 Vice PresidentのHou（人�@、すべて�w称�S）が語った。それによれば、SoC向けのプロセス�\術を使い2013�Q��には、立��トランジスタFINFETに基づく16nm世代プロセスの提供を始めるとしている。�k��(sh┫)、東��はそのホームページで「立��構�]トランジスタの3次元ひずみエンジニアリング�\術」とのタイトルでその開発の進�tを��している（参考�@料5）。��要に応じて量��を�t開するとの�e勢だ。
FINFETのFinは、英語で「魚のひれ」の�T味だが、sharks finスープでも使い、この�@�iは�j(lu┛)変に親しみやすい。Finは薄く設��条�Pなどにもよるが、例えば10 nm��度の厚さだ。���]プロセスはカリフォルニア�j(lu┛)学バークレイ�鬚龍笈bであるChenming Huが発表している図(参考�@料6)がわかりやすい。この例では、以下の図に��すようにUTBSOI(Ultra Thin Body SOI)構�]で作��されている。
図1 Chenming Hu教�bが提案したFINFET 出�Z：Chenming Hu、University of California, Berkeley
ゲート電極の下に絶縁膜�屬�FinがありFinの両端はソースSとドレインDが作られ�Q々電極につながる��図でウェーハはSOI（Silicon On Insulator）を使った例を��している。ただ、実��化されているFINFETはバルク構�]になっている。SOIはコスト高なので実��には向かない�Cがある。FINFET��性における最�j(lu┛)の��長は、オフ時のリーク電流が少ない点にあるのだが、��来のMOSFETと比べその構�]�屮�フ時の空��層がほぼ完��に遮��されるのがその理�y(t┓ng)だ。
FINFETが最初に�瑤蕕譴詒�端になったのは1998�Qサンフランシスコで開��されたIEDMでの発表だ。講演�vは久本�j(lu┛)(Dai Hisamoto)である。久本は日立中研から�櫂�リフォルニア�j(lu┛)学バークレイ��(UC Berkley)に�粒悗靴討い榛巴罎世辰�。UC Berkleyの�笋�ら見ると�粒��擇�成果を出し、�h読が厳しいIEDMにパスし、発表するのだから当��ながら��迎したのだ。だからFINFETを発��したのはUC Berkleyであるとのスタンスを�Dっている。それを否定することはできない。��実、UC Berkleyの貢献は�j(lu┛)きい。�殤��Bから研�|�@金を引きだしたのだ。�tち、��の研�|開発プログラムに登�{しDARPA（Defense Advanced Research Projects Agency：国防総省高等研�|��業局）AMEプログラムの契約番��(gu┤)N66001-97-1-8910を�uて、お金をもらっている。もちろん、この議�bには筆�vの推�bが入っているが、電子電気�\術�v協会の会誌IEEE Trans. Electron Deviceにはこのことが����されている。ただ、IEDM�b文の筆頭�vは久本であり、発表したのも久本だから、中心になって研�|に貢献したのは間違いなく久本なのだ。
�k��(sh┫)、我が国の材料科学�\術振興財団は2011�Qに�兀蠶艟k賞をFINFETの発���vに�b与した。1998�QUC Berkleyが誕���iのアイデアの段階でこのデバイスを高く�h価しDARPAに申�个靴修��мqを�pけてIEDMで発表しFINFETの地位を不動のものにしたのと比べて、いかにも��い。�盜颪汎�本との実��の差はこんな形で現れた。
SRAMにおいては東��、IBM、AMDは2008�Qとやや古い情報だが、フィン形�Xの立��構�]電�c効果トランジスタを��いた世�c最小のSRAMセルを開発し、動作を確認したと発表している(参考�@料7)。この場合は、セルにおいてビットデータ読み書きのためのスイッチとしてFINFETが使われるケースであり、FINFETは当��DRAMやフラッシュメモリーでも使えるのだと思われる。
先の報告でも��らかになったが、FINFETの実��化には相当の時間が経�圓靴討い�。久本が最初に発表してから今まで15�Qの月日がたった。なぜだろうか？筆�vが考えるに最初はウェーハがSOIであるため、コスト高にならざるを�uなかった。それ故にFINFET量�庀��化はワンチップ�屬謀觝椶垢襯肇薀鵐献好真瑤砲�いて、もう�k段の飛躍が��要だったが、SOIを使わないバルク構�]でのプロセス開発に��(g┛u)に時間が��要だったのではないかと考えている。
参考�@料
1．300億トランジスタからなる1チップLSIは�Nに匹��（2013/08/15）
2. [VLSI] Intel社が22nm世代FinFET�\術を発表、�j(lu┛)勢の聴講�vが集まる、Tech-On（2012/06/15）
3. Intelが22nm世代のDRAM混載SoC�\術を披露、日経エレクトロニクス、2013�Q7月8日��(gu┤)、p.39
4. [セミコン2012] TSMCが16~10nm世代のFinFETプロセスや3次元�\術の提供時期を��言、Tech-On（2012/12/06）
5. 立��構�]トランジスタの3次元ひずみエンジニアリング�\術
6. FinFET and other New Transistor Technologies
7. 東��/IBM/AMD、世�c最小の立��構�]トランジスタSRAMセルを開発
