欧勢がT集して2nm試作ラインを構築する欧θ焼噞性化戦Sが始動
2nmおよびその先のデバイスの試作ラインを欧ο合(EU) 圏に設して最先端デバイスの設・開発・試作・応のエコシステムを構築し、欧Δ砲ける半導噞を性化する「NanoICプロジェクト」をごTじだろうか(参考@料1)。去る5月下旬に、EU加盟Q国からNanoIC プロジェクト関係vがベルギーに集まり、このプロジェクトのj会ともいうべき「NanoIC Workshop」が開され、プロジェクトの画や進捗X況が報告された。
NanoIC プロジェクトとは、欧Ε船奪廛綱 盜颪糧焼]мq\金У襯廛蹈哀薀爐任△CHIPS法の欧θ如砲離咼献腑鵑亡陲鼎、imecのベルギー本社キャンパス内に2nmの研|開発・試作ラインを構築し、メンバー企業やj学、研|機関の先端半導チップの試作pmを迅]に行い、欧Δ寮菽屡焼エコシステムの争を啣修垢襯廛蹈献Дトである。
当初のパイロットライン構築のための投@総Yは25億ユーロとしており、EUやQ国BУ襪僚o的@金から14億ドル、ASMLはじめc間企業の出@金11億ドルでう。o的@金は、EUの Digital Europe および Horizon Europe プログラムよりChips Joint Undertaking(Chips JU;半導関連予Qを管理する官c共同)を通してУ襪気譴襦参加国であるベルギー (科学\術振興は地喫権によりフランダース地杵B)、フランス、ドイツ、フィンランド、アイルランド、ルーマニアのQBも@金を提供している。
imecが主宰し、研|開発パートナーとしてCEA-Leti(フランス)、Fraunhofer-Gesellschaft(ドイツ)、VTT(フィンランド)、POLITEHNICA Bucharest、CSSNT (ルーマニア)、Tyndall Institute(アイルランド)が参画し NanoICコンソーシアムを形成している。さらに、欧Δよび世c中の・材料・EDAサプライヤ、IDM、ファウンドリ、j学・研|機関などが協している(図1)。
図1 NanoIC 画への世c模の協U 出Z:NanoIC Workshop
画では、ベルギー・ルーベンのimec本社キャンパス内の、JT300mm 研|開発ラインのu接地にパイロットラインを2025Q内に工し、2027QにA工する予定である(図2)。imecでは、要素\術開発のためのimecJT300mmライン(Fab3 )ではFOUPを人}で搬送しているが、新ライン(Fab4)で、実際にSoCを試作するために搬送にはOHT(Overhead Hoist Transport)を採しO動搬送擬阿鮑涼し(図3)、2つのライン間はFOUP搬送専のクリーントンネルでTぶ。
図2 NanoIC パイロットライン(imec Fab4)完成予[図:左奥は、imecタワー(本社管理棟)、その奥にJT300mm研|開発ライン(imec Fab3)がある 出Z:NanoIC Workshop
図3 NanoIC パイロットライン内陲陵女[図:imecにとって初めてOHT 搬送システムを導入する 出Z:NanoIC Workshop
高NA(Numerical Aperture)EUV(Extreme Ultraviolet)リソグラフィはじめ100をえる最新型半導]措を 導入するが、JTラインもSoC試作に向けてアップグレードし、そのための新導入がすでに始まっている(図4)。
図4 imecJT300mm研|開発ラインへの{加搬入◆―儘Z:NanoIC Workshop
xの谷に橋を架けるプロジェクト
アカデミアでの研|と噞cの商化・業化の間には、様々な困Mな障壁、いわゆる「xの谷」がT在するが、NanoICプロジェクトの役割はそこに橋をかけて、識の集積、imec\術へのアクセス、半導エコシステムの協業を通して研|成果の業化を膿覆垢襪海箸任△襪箸いΑ平5)。
図5 NanoICの役割はxの谷に喇wな橋を架けること 出Z:NanoIC Workshop
imecは今まで主に先端半導の要素\術の研|開発を行ってきたが、NanoIC プロジェクトでは、SoC試作を担当するために、PDK(プロセスデザインキット)を作してユーザー、つまりSoCを企画・設するj学や研|所や企業に配布する要がある。PDK開発を担当するのは、imecのDTCO(Design Technology Co-Optimization)プログラムチームで、「N2(いわゆる2nm)のPDKはすでに2024Q6月にEUコミュニティに提供しており、A14(14Å)のPDKは2025Qまでに提供する予定である」と述べた(図6)。今後、\術の成^度に合わせてPDK改良版の発行をMするという。
図6 imecによるプロセスデザインキット(PDK)の提供 出Z:NanoIC Workshop
NanoICは、2nmデバイスのとして、HPC(高性Ε灰鵐團紂璽謄ング)、ヘルスケア、O動Z、AR/VR、c據▲┘優襯ーの6項`を挙げている(図7)。いくつもの異|のダイ(チップレット)を集積して3次元実△卦霆jなシステムを完成させるという(図8)。
図7 2nmデバイスのとそれを実現するための6層のプラットフォーム 出Z:NanoIC Workshop
図8 いくつもの異|のダイを集積した3次元実◆―儘Z:NanoIC Workshop
ラピダスの真瑤呂靴覆
imecのLuc Van den hove 社長兼CEOは「Nano IC パイロットラインは、欧勢(j学、研|所、企業)のいわばプロトタイピングファウンドリ(試作のpm攵ライン)であり、ラピダスのような量は行わない。パイロットラインのWvが試作のT果に基づきj量攵を行う場合は、JTのj模ファウンドリに攵仿mする仕組みがすでに確立している」と述べている。imecは日本のToppan同様、TSMCのバリューチェーンアライアンス(VCA)のメンバーであり、TSMCのo認の独立設サービスプロバイダとして中小企業や研|機関のTSMCへのH|少量]委mのX口でもあり、世c中の他の主要ファウンドリとも同様な契約をTんでいる。NanoICプロジェクトでは、先端半導設人材の育成にもRしている。
参考@料
1. K、「imecが2nm以下のSoC試作ラインを建設へ、投@総Y約4200億を予定」、マイナビニュースTECH+、(2024/05/22)