�J�T工場
Advanced Backend Fab 1　��湾・新��
Advanced Backend Fab 2　��湾・��南
Advanced Backend Fab 3　��湾・桃�｡　平��艚xの���機�
Advanced Backend Fab 5　��湾・��中
Advanced Backend Fab 6　��湾・�臚遏　勉�栗県）最先端���O動���]ライン

��画中の工場
(Advanced Backend Fab 7)　��湾・銅鑼(どうら)（��栗県）　2024�Q��工
(Advanced Backend Fab 8)　��湾・嘉�I県か曇林県　検討中

図1　2023�Q�n働の最新のTSMC Advanced Backend Fab 6　出�Z：TSMC

Fab 4 が�L番になっているのは、�i�v説��したように、日本語同様に中国語でも4は忌み数だからである。

TSMCは、単にBackend Fab (後工��工場)と言わずに、わざわざ「Advanced （先進的）」をつけているのだろうか？��湾には�H数の後工���p�m専門業�vOutsourced Semiconductor Assembly and Test（OSAT）が�T在し、�i工��担当のファウンドリと分業してきた。しかし、3D-ICの登場で後述するように�i工��と後工��の境�cがあいまいとなった�屬�、独�O開発の3D-ICアセンブリ�\術の秘密保�eのために、先端デバイスに関しては、ファウンドリが後工��も内��化するようになってきている。

Advanced Backend Fabのうち、最も新しい施設は�臚逎汽ぅ┘鵐好僉璽�に2023�Q6月に開所したばかりのAdvanced Package Fab 6（図1）で、同社の3D（3次元）実���\術「3DFabric」（図2）（参考�@料2）に�官�する初の���O動化パッケージング／テスト工場となっている。つくばのTSMC 3D R&D Centerのクリーンルーム（図2）は、��南のAdvanced Backend Fab 6とコピーイグザクトリのレイアウトになっており、つくばでの研�|成果をそのまま��湾の工場に�ヾ匹任�るようになっていると言われている。

図2　TSMCの3D実�△料躱里任△�3D Fabric　出�Z：TSMC

先進後工��のクリーンルーム内�陲��k切�o開されていないが、つくばのTSMC 3D-IC R&D Centerの�A工直後の����搬入�iの�^真が１��だけメディアに�o開されているのでご覧になられた�気碵Hいだろう（図3参照）。�i工��同様のウェーハ収納ボックス�O動搬送システムが�W井張り巡らされている。�i述したように、��湾の最先端のAdvanced Backend Fabとコピーイグザクトリのレイアウトと����構成になっているため、�雎闇vの立ち入りや�^真撮影は��可されていない。

図3　つくばのTSMC 3D-IC R&D Center クリーンルーム内�陝―儘Z：TSMC

集積�v路が2.5D、��には3D化するにつれて後工��も高度化してきて、クリーンルームの�{浄度も���]����も�i工��並みとなり、���]に使��される���]����も�i工����が�k�霤消�されるようになってきたため、��には複数のチップを接��する高度なプロセス�\術の秘密保�eのために、ファウンドリも先端����に関しては独�Oの後工��工場（Advanced Backend Fab）を建設するようになった。TSMCは、AIチップ向けCoWoS（�R）プロセスの�攵��ξ�が����な��要�\加に�官�できていないため、�k�陲魍��隶儔mするとともに、Advanced Backend Fab 7を��湾��栗県に2024�Q��までに��工することにしているほか、Advanced Backend Fab 8を��湾嘉�I県か曇林県に建設することを検討している。

（�R）CoWoS：Chip on Wafer on Substrateの�S。2012�QにTSMC社によって開発された高性�Ε船奪弩�け高密度パッケージング�\術。NvidiaのAI チップセットの実�△俣H��されており、TSMCでは�攵�が�{いつかず、�k��OSATに���]委�mしている。構�]例を図2左下に��す。

�i工��と後工��を�Dり�eつ「中工��」とは？

��来半導������の後工��は、��湾に�H数�T在するOSATが分担してきたが、AIチップはじめ先端半導������の後工��は��雑で、秘密保�e��、ファウンドリ社内で行うケースが�\えている。

チップレットの登場で、�i工��と後工��の境�cがあいまいになり、チップレット間をシリコンインターポーザーやブリッジチップを��いて接��するには�i工��の�\術が��要だし、電源供給を裏�Cから行う、いわゆる 裏�C電源供給ネットワーク（BSPDN）を形成するためのウェーハ極薄化には後工��の�\術が��要となる。�i工��と��来の後工��の中間に位��し、�i工��と後工��の�\術が混在する工��を、最�Z「中工��」と�k�陲狽}ばれるようになった。今後、3D-IC実現の要となる中工��が��に�R�`されるようになるだろう。

ただし、「中工��」の定�Iはあいまいである。ディスコは、同社が担当するグラインディング（研削によるウェーハの薄化）からダイシング（切削によるウェーハの個片化）までの工��を「中工��」と�}び、アッセンブリ以�Tの後工��と区別しているが、これは同社独�Oの定�Iである。

�ﾙ�と情報��新
WaferTechはTSMC Washingtonに社�@変��
�i�v掲載したTSMC場�鞋k覧でFab 10とFab 11が入れ違っていたので、以下のように�ﾙ�させていただく。
Fab 10　中国・�帷L
Fab 11　�盜颯錺轡鵐肇���
なお、Fab 11は、WaferTechという社�@だったが、2023�Q12月15日、TSMC Washingtonと社�@変��した。同社は、1996�QにTSMCとAnalog Devices（ADI）、Integrated Silicon Solution Inc（ISSI）、およびAltera（現Intel）の合弁会社として、�盜饅蕕�200mm専業ファウンドリとして誕�擇靴拭�2010�QにTSMCの100%子会社となったが、社�@は変��されずにいた。今�vの社�@変��は、このファブがTSMCの傘下にあることを周�瑤掘▲▲螢哨覆某傾�場建設中のTSMCの�盜颪砲�ける�T在感をさらにアピールする狙いがあると言われている（参考�@料3）。

参考�@料
1. �K����、「��湾TSMC社のファブ23はどこにある？ファブ23フェーズ1とは何？」、　セミコンポータル (2023/12/12)
2. �K����、「TSMCの会長が語った3D IC�\術の現�Xと��来�t望 - ISSCC 2021」、マイナビニュースTECH+ (2021/02/25)
3. �K����、「TSMC、�盜饂匆饉劼�WaferTechの社�@をTSMC Washingtonに変��」、マイナビニュースTECH+ (2023/12/21)