�駘�限�cに3次元化などで突破するパッケージング�\術
ムーアの法�Г箸蓮◆巒x販のシリコンICチップ�屬暴言僂靴討い襯肇薀鵐献好燭僚言囘戮亘蓊Q2倍で�\えていく」、という経済法�Г世辰�。いつの間にか、トランジスタの集積度を�屬欧訃}段の�kつであった微細化�\術の進�t＝ムーアの法�Г箸い錣譴襪茲Δ砲覆辰�。最�Z、ムーアの法�Г�、IBMワトソン研�|所にいたRobert Dennardが微細化の指針であるスケーリング(比例縮小)�Г鯆鶲討靴燭海箸�ら、デナード�Г扉}ばれる法�Г閥菠未垢襪茲Δ砲覆辰拭�
しかし、�kつのシリコンチップに10億個以�屬離肇薀鵐献好燭鮟言僂垢襪燭瓩糧�細化�∨，郎��Zは5nmまで縮まり、もはや原子のサイズに�Zづくようになってきた。このため、MOSトランジスタとしての動作を確保することが�Mしくなってきた。それでも、さらに微細化を進めてGate All Around(GAA)のようにゲート�┣祝貭床爾龍���層を��て包み込んでゲートリーク電流を「完封」してしまう構�]や、トンネル電流で動作させるT（トンネリング）FETのようにサブスレッショルド電流の��きをシャープにする新しいトランジスタ構�]が提案されている。�霾�的に化合�馮焼���を導入して性�Δ��屬欧訃}もある。
とはいえ、どの新�}を使っても原子の�駘�的サイズの限�cにはかなわない。また、量子��学的な不確定性原理によって位��と運動量の��らぎの積は、��してゼロにはならず、h/2（ｈはPlanck定数）より�j(lu┛)きいという�駘�限�cもある。すなわち電子がソースからドレインに走行してもその位��と運動量の��らつきを��確に�U(ku┛)御できなくなるのである。
つまり、�駘�限�cに�Zづいているため、シリコンチップ表�C�屬縫肇薀鵐献好真瑤鮖\やすことはもはや限�cに�Zい。本来、ムーアの法�Г老从儻桐�であって、�駘�法�Г任呂覆�。経済的に���]できる2次元ICは限�cに�Zづいているのである。よく��(m┬ng)られているようにEUV（Extreme Ultra Violet：軟X線�S長の光）の����価格は150億��と極めて高く、��微細プロセスを使ったICはもはや�W価に���]しにくくなっている。かといって、EUVほど高価ではないがArFレーザリソグラフィは1�vのパターニング工��で3�vも4�vもずらしながら露光・現�気魴�り返すとなると時間がかかりすぎ、スループットが�j(lu┛)きく落ちてしまい、�T局高価なものについてしまう。
�k��(sh┫)で、デジタルシステムの高集積化の��(sh┫)向は変わらない。エレクトロニクスは�c�攀×_(d│)や工業��機�_(d│)から社会課��の解��に使われるようになってきた。高集積にすればするほど、機�Δ篝��Δ��屬�り、システムの消�J電��は下がる。AIのニューラルネットワークに��要なニューロン数はまだ極めて少ない。もっと集積度を�屬欧�AIの判��確率を�屬欧茲Α△箸い��lだ。このために量子��学的な�駘�限�cに�Zづかずに集積度を�屬欧���(sh┫)法を考えよう。
だったら3次元的にシリコンチップを�_ねればよい。このような考えは�O��に出てくる。MOSトランジスタはすでにFinFETと�}ばれる3次元構�]になり、CMOSセンサと画�欺萢�プロセッサはTSV（Through Silicon Via）で接��された3次元ICになっている。DRAMメモリでも入出��のバンド幅を広げるためHBM（High Bandwidth Memory）と�}ばれるDRAMチップを�_ねる��(sh┫)式が使われるようになってきた。
ロジックでは、2.5次元と称して、シリコンチップを密に�Zづけてモジュールの密度を�屬欧觴�����(sh┫)法が出ている。ソフトウエアでプログラムするCPUと、積和演�Qを行うGPU、さらに�O�y(t┓ng)に専���v路をプログラムできるFPGAの��つがあれば、かなり�O�y(t┓ng)なシステムを設��できる��仕様が絶えず変わる場合にはソフトウエアで処理し、仕様が�wまればハードウエア�v路で処理する。2次元でモノリシックなシリコンチップでは平�Cにサイズの�U(ku┛)限があるが、2.5次元モジュールではそれがなく�O�y(t┓ng)度が高まる。
これまで1��のシリコンチップに�H数の�v路を書き込んできたが、無理に微細化して�H数のトランジスタを詰め込むのではなく、合理的な価格で可�Δ僻�細化�\術(28nm、40nmあるいは65nm)でチップを作ったり、その�k�陲�IP�v路をチップ化したりするチップレットという考え��(sh┫)が出てきた。チップレットを実�△垢訃豺腓發任�るだけ低コストで作��する��(sh┫)法や、性�Δ�HBM2とFPGAで高めるなどの考え��(sh┫)も出てきた。
また、次の半導��の応��として5G通信ではミリ�S�\術が登場する。ミリ�Sとは、30GHz以�屬亮��S数の電磁�Sのことで、�S長が10mm以下に�](m└i)縮する。となると、�S長に比例するアンテナの長さは、ぐんと�](m└i)くなり、30GHzでも1/4�S長でわずか2.5mmになる。こうなると半導��パッケージにアンテナを設けることができるようになる。RF�v路とアンテナ�v路が�kつのパッケージに収まる。
こういったことから、半導��パッケージ�\術がICの価値を高める��(sh┫)向へと向かい始めている。そこで、セミコンポータルでは、最新の半導��パッケージ�\術について紹介するセミナーSPIフォーラム「AI、5Gの新時代に�官�する新半導��パッケージ�\術」を11月27日13:30から開��(h┐o)する。ここでは、最新の半導��パッケージ�\術について実��関係�vあるいはパッケージ�\術関係�vの��(sh┫)々からお�Bを聞くことができる。セミコンポータル会�^も会�^ではない人も聞くことができるオープンな場となる。��疑応答が楽しみである。
