日�櫃療纏匐\術�vは�v路設��に��(d┛ng)いEDNと、電子�噞のニュースに��(d┛ng)いEE Timesを使い分けて読んでいた。�v路設��、�v路アイデアやその背景を�瑤蠅燭ぁ△箸いΕ┘鵐献縫△�EDNを、業�cのニュースを誰よりも早く�瑤蠅燭い箸いΕ┘鵐献縫△筌沺璽吋謄�ング�\術�vはEE Timesをとっていた。

半導���\術�vは、電子�v路の設��がプリント�v路�屬犯焼���シリコン基���屬販���(sh┫)で行われるようになっている現�Xでは、�v路情報も��要不可�L(f┘ng)になる。その�v路情報は���]プロセスと��常にリンクするようになっており、プロセスバラつきを考慮した設��が求められるようになる。億単位のトランジスタが集積されている最先端のSoCでは、�a(b┳)度や電圧のバラつきと省電��化による低電圧化によるプロセスマージンをともに考慮に入れた設��が不可�L(f┘ng)になる。バラつきの��容�J(r┬n)囲を�T識しながら、かといってワーストケースではなく歩�里泙蠅盂諒櫃垢襪箸いΕ沺璽献鵑里箸���(sh┫)、いわゆるプロセスコーナーと�}ばれる�}法である。

�k��(sh┫)、���]プロセス�\術�vはプロセスだけに関心を払っていればよいという�lではない。DFM（デザインフォーマニュファクチュアリング）はもちろん、デザインとの協調プロセスが�L(f┘ng)かせない。さらに、使われるチップの応��を�^�瑤靴燭Δ┐如▲廛蹈札抗�発の指針を立てる��要がある。チップの平均単価が1〜2ドルの����のプロセスと40ドルのプロセス（インテルのPC/サーバー以�屬離廛蹈札奪妓�け）とは違うのが当たり�iである。そのプロセス指針を立て、営業�W(w┌ng)益率20〜30%となる����の作り��(sh┫)を考えていかなければならない。これが��争��である。

残念ながら、半導��プロセスだけを中心とした雑誌やウェッブは半��(f┫)した。半導��プロセスだけのメディアには広告を出さないような�噞になってきているからだ。�k��(sh┫)で、先週東�B�j(lu┛)�}町で開かれたASML/ブライオンのリソグラフィセミナーには�j(lu┛)勢のオーディエンスが集まった。�S長(193nm)よりも�]い�v路パターンを加工するのにシミュレーションを�~使して最適な光源の形�Xを求めて、リソグラフィを行うという�\術がArFレーザーリソグラフィでは当たり�iになってきた。ArFの先にくるEUVリソグラフィも�R�`を集めている。こういった新しいプロセスには�v路設���vも�R�`を集めている。もはや、プロセスだけ、�v路だけ、といった線引きは�T味をなさなくなりつつある。

半導��プロセスエンジニアにも役に立つ雑誌としてEDNやEE Timesがある。新しい�v路�\術や�噞�cのニュースに耳を立て、プロセス�\術に�擇�していくことこそ、新しい時代のプロセス�\術�vのあり��(sh┫)ではないだろうか。セミコンポータルは、�v路もプロセスも、ビジネスモデルも、半導��に��要なソフトウエアも、これからの成長�x場もカバーしている。日本の半導��メーカーが世�cに負けないように��(d┛ng)くなってほしいという思いを記��やブログとして伝え、そのために��要な情報を提供している。セミコンポータルではカバーしきれない細かいニュースはEDN JapanやEE Times Japan、さらには日経エレクトロニクス、半導���噞新聞、電子ジャーナルなどがカバーしてくれている。こういったメディアが��(f┫)れば日本の半導���噞は弱くなる。�O��を込めて、�噞と共にメディアも共�Tを�T識して成長していきたいと願う。

参考�@料
1. ��合誌同士のEDNとEE Timesが同じ出版社から発行、日本版の運命はいかに (2010/09/21)